部分耗尽SOI CMOS器件研究及SRAM设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-17页 |
| ·课题的来源与意义 | 第7-8页 |
| ·CMOS 集成电路的发展趋势 | 第8-9页 |
| ·SOI 技术概述 | 第9-16页 |
| ·SOI 技术的主要优势 | 第9-12页 |
| ·SOI 的主要制备工艺 | 第12-14页 |
| ·SOI 技术存在的问题和挑战 | 第14-15页 |
| ·SOI 技术未来展望 | 第15-16页 |
| ·本论文的主要工作及技术要点 | 第16-17页 |
| 第二章 SOI CMOS 器件 | 第17-33页 |
| ·部分耗尽（PD）与全耗尽（FD）SOI 器件 | 第17-18页 |
| ·背栅效应 | 第18-20页 |
| ·浮体效应 | 第20-25页 |
| ·SOI 器件的瞬态浮体效应和瞬态特性 | 第25-32页 |
| ·瞬态漏电 | 第26-27页 |
| ·瞬态浮体效应 | 第27-29页 |
| ·瞬态浮体效应对电路特性的影响 | 第29-31页 |
| ·历史记忆效应 | 第31-32页 |
| ·自加热效应 | 第32页 |
| ·本章小结 | 第32-33页 |
| 第三章 SOI SRAM 电路和版图设计 | 第33-56页 |
| ·SOI 技术应用在 SRAM 中的优势 | 第33-34页 |
| ·SOI SRAM 电路设计 | 第34-50页 |
| ·SRAM 电路结构 | 第34-35页 |
| ·SRAM 存储结构 | 第35页 |
| ·异步SRAM 的时序分析 | 第35-36页 |
| ·SRAM 单元设计 | 第36-41页 |
| ·ATD 电路 | 第41-42页 |
| ·锁存型灵敏放大器 | 第42-44页 |
| ·SOI SRAM 的静电泄放电路 | 第44-45页 |
| ·SOI SRAM 电路的总体仿真 | 第45-46页 |
| ·浮体效应对SOI SRAM 的影响 | 第46-50页 |
| ·SOI SRAM 版图设计 | 第50-55页 |
| ·版图设计的基本概念 | 第50页 |
| ·设计规则 | 第50-51页 |
| ·版图的验证 | 第51-54页 |
| ·流片验证 | 第54-55页 |
| ·本章小结 | 第55-56页 |
| 第四章 体接触技术研究 | 第56-70页 |
| ·体引出工艺 | 第56-63页 |
| ·传统的体接触技术 | 第56-58页 |
| ·改进的体接触技术 | 第58-63页 |
| ·从电路设计上降低浮体效应的影响 | 第63-66页 |
| ·抑制浮体效应的工艺途径 | 第66-69页 |
| ·本章小结 | 第69-70页 |
| 第五章 结束语 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 攻读硕士学位期间公开发表的论文 | 第74-75页 |
| 致谢 | 第75页 |
