超深亚微米CMOS GPS接收机前端电路的设计
第一章 绪论 | 第1-18页 |
·GPS系统概述 | 第9-10页 |
·GPS接收机研究背景及前端射频芯片的技术发展 | 第10-13页 |
·GPS接收机的简介 | 第10-11页 |
·GPS接收机前端射频芯片的发展 | 第11-13页 |
·本论文研究的目的及预期达到的目标 | 第13-18页 |
·GPS接收机射频电路设计的目的和总体方案 | 第13-15页 |
·GPS接收机射频电路设计的预期目标 | 第15-16页 |
·论文的主要内容 | 第16-18页 |
第二章 超深亚微米MOSFET电路宏模型 | 第18-26页 |
·超深亚微米MOSFET器件的特性 | 第18-19页 |
·超深亚微米MOSFET电路宏模型的建立 | 第19-26页 |
·不考虑衬底效应的电路宏模型 | 第19-22页 |
·考虑衬底效应的电路宏模型 | 第22-26页 |
第三章 GPS接收机射频低噪放电路设计 | 第26-41页 |
·低噪声放大器的输入、输出匹配网络及性能要求 | 第26-27页 |
·低噪声放大器的结构设计 | 第27-30页 |
·低噪声放大器的设计 | 第30-41页 |
·低噪声放大器输入电路的噪声分析 | 第30-33页 |
·低噪声放大器的参数设计 | 第33-36页 |
·低噪声放大器参数的确定 | 第36-39页 |
·低噪声放大器的电路仿真 | 第39-41页 |
第四章 GPS接收机射频下变频器电路设计 | 第41-50页 |
·下变频器电路的设计指标 | 第41-42页 |
·下变频器电路的设计 | 第42-48页 |
·下变频器电路的结构设计 | 第44-46页 |
·下变频器电路的参数设计 | 第46-48页 |
·下变频器的电路仿真 | 第48-50页 |
第五章 GPS接收机射频频率合成器的设计 | 第50-61页 |
·GPS射频芯片频率合成器电路的简介 | 第50-51页 |
·CMOS鉴相器的设计和仿真 | 第51-54页 |
·CMOS鉴相器的电路设计 | 第51-53页 |
·鉴相器的仿真 | 第53-54页 |
·VCO的设计和仿真 | 第54-59页 |
·VCO的电路设计 | 第54-58页 |
·VCO的电路仿真 | 第58-59页 |
·分频器电路的设计和仿真 | 第59-61页 |
·分频器的电路设计 | 第59-60页 |
·分频器的电路仿真 | 第60-61页 |
第六章 结论 | 第61-64页 |
·总结 | 第61-62页 |
·个人所做的工作 | 第62-63页 |
·未来工作 | 第63-64页 |
参考文献 | 第64-68页 |
攻读学位期间发表的学术论文目录 | 第68-69页 |
致谢 | 第69页 |