| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-14页 |
| ·小数分频频率综合器研究背景及意义 | 第8-10页 |
| ·基于Delta-Sigma 调制的频率合成技术研究现状 | 第10-12页 |
| ·适用于小数分频的Delta-Sigma 调制技术 | 第10-11页 |
| ·锁相环系统仿真 | 第11-12页 |
| ·本论文的研究内容 | 第12-14页 |
| 第二章 锁相式小数分频频率综合器 | 第14-23页 |
| ·锁相式小数分频器基本原理 | 第14-16页 |
| ·小数分频器实现方法 | 第16-17页 |
| ·小数分频中杂散产生的机理分析 | 第17-20页 |
| ·小数分频中杂散的抑制方法 | 第20-21页 |
| ·本章小结 | 第21-23页 |
| 第三章 Delta-Sigma 调制器设计 | 第23-37页 |
| ·Delta-Sigma 调制器原理 | 第23-28页 |
| ·信号的单比特量化 | 第24-27页 |
| ·一阶DSM 系统的稳定性分析 | 第27-28页 |
| ·多级DSM 结构（MASH） | 第28-31页 |
| ·DSM 级数对量化噪声的影响 | 第28-30页 |
| ·数据位数对量化噪声的影响 | 第30-31页 |
| ·MASH 结构存在的问题及其改进方法 | 第31-36页 |
| ·最大化输出序列长度（HK-MASH） | 第32-34页 |
| ·误差反馈型MASH 1-2-1 结构 | 第34-36页 |
| ·本章小结 | 第36-37页 |
| 第四章 Delta-Sigma 频率综合器噪声性能仿真 | 第37-52页 |
| ·快速仿真原理 | 第37-41页 |
| ·PFD 内插采样 | 第38-39页 |
| ·鉴频鉴相器模型 | 第39-41页 |
| ·VCO 加性噪声模型 | 第41-43页 |
| ·环路滤波器设计 | 第43-48页 |
| ·模拟滤波器参数计算 | 第43-47页 |
| ·模拟滤波器到数字滤波器的转换 | 第47-48页 |
| ·噪声仿真结果 | 第48-50页 |
| ·由DSM 量化误差引入的VCO 输出杂散（噪声） | 第48-50页 |
| ·锁相环输出噪声频谱 | 第50页 |
| ·本章小结 | 第50-52页 |
| 第五章 小数频率合成器电路设计 | 第52-64页 |
| ·误差反馈型MASH 1-2-1 的FPGA 实现 | 第52-55页 |
| ·参考信号和VCO 信号的隔离 | 第55-57页 |
| ·时钟设置 | 第55-56页 |
| ·低电压（LVDS）差分信号 | 第56-57页 |
| ·混合电路设计要点 | 第57-59页 |
| ·FPGA 的配置 | 第57-58页 |
| ·电源滤波电路 | 第58-59页 |
| ·硬件电路测试 | 第59-63页 |
| ·频率步进测试 | 第59-60页 |
| ·杂散（相位噪声）测试 | 第60-63页 |
| ·本章小结 | 第63-64页 |
| 第六章 总结及展望 | 第64-66页 |
| ·论文总结 | 第64-65页 |
| ·下一步工作 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-71页 |
| 攻硕期间取得的研究成果 | 第71-72页 |
