片上10比特40兆赫兹流水线A/D转换器设计
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-12页 |
| ·高速模数转换器集成电路设计的发展 | 第7-10页 |
| ·全定制集成电路 Cadence设计流程 | 第10-11页 |
| ·本文完成的主要工作 | 第11-12页 |
| 第二章 1.5比特流水线 ADC结构 | 第12-22页 |
| ·流水线 ADC结构 | 第12-14页 |
| ·低功耗流水线 ADC结构 | 第14-19页 |
| ·1.5比特流水线 ADC结构设计 | 第19-21页 |
| ·小结 | 第21-22页 |
| 第三章 模数转换器性能参数 | 第22-26页 |
| ·分辨率 | 第22-25页 |
| ·输入带宽(BW) | 第25页 |
| ·电源抑制比(PSRR) | 第25页 |
| ·输入阻抗 | 第25页 |
| ·输入信号摆幅 | 第25页 |
| ·功耗 | 第25-26页 |
| 第四章 运算放大器设计 | 第26-40页 |
| ·运放的性能参数 | 第26-28页 |
| ·共源共栅运放结构 | 第28-32页 |
| ·增益提高技术 | 第32-33页 |
| ·性能比较 | 第33页 |
| ·共模反馈 | 第33-38页 |
| ·低功耗、低电压运放设计 | 第38-39页 |
| ·运放开环性能仿真 | 第39-40页 |
| 第五章 采样保持电路设计 | 第40-57页 |
| ·采样保持电路(S/H)原理 | 第40-42页 |
| ·采样保持电路的精度和速度 | 第42-49页 |
| ·运放增益和带宽 | 第49-51页 |
| ·采样保持电路(S/H)设计 | 第51-56页 |
| ·采样保持电路仿真结果 | 第56-57页 |
| 第六章 版图设计及测试 | 第57-63页 |
| ·芯片版图 | 第57-58页 |
| ·芯片I/O口 | 第58-59页 |
| ·芯片测试 | 第59-63页 |
| 总结 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 攻读硕士学位期间所发表的学术论文 | 第67-68页 |
| 致谢 | 第68-69页 |
| 西北工业大学业学位论文知识产权声明书 | 第69页 |
| 西北工业大学学位论文原创性声明 | 第69页 |
