| 前言 | 第1-15页 |
| 第一章 绪论 | 第15-18页 |
| 1．1 频率合成技术的发展 | 第15-16页 |
| 1．2 无线电信号的调制技术 | 第16-17页 |
| 1．3 本课题的研究意义 | 第17-18页 |
| 第二章 频率合成技末 | 第18-30页 |
| 2．1 频率合成技术 | 第18-21页 |
| 2．1．1 直接频率合戍 | 第18-19页 |
| 2．1．2 锁相频率合戍 | 第19-21页 |
| 2．1．3 直接数字频率合成 | 第21页 |
| 2．2 频率合成器的主要技术指标 | 第21-22页 |
| 2．3 直接数字频率合成 | 第22-26页 |
| 2．3．1 DDS原理 | 第22-24页 |
| 2．3．2 DDS的组成 | 第24-26页 |
| 2．4 DDS正弦波形成方案 | 第26-30页 |
| 第三章 VHDL语言与可编程逻辑器件 | 第30-46页 |
| 3．1 EDA技术的发展与VHDL语言 | 第30-33页 |
| 3．1．1 EDA技术 | 第30-31页 |
| 3．1．2 VHDL硬件描述语言 | 第31-32页 |
| 3．1．3 基于 VHDL的自顶向下的模块化设计方法 | 第32-33页 |
| 3．2 可编程逻辑器件(PLD)及其设计方法 | 第33-41页 |
| 3．2．1 可编程逻辑器件(PLD) | 第33页 |
| 3．2．2 设计准备 | 第33-34页 |
| 3．2．3 设计输入 | 第34-35页 |
| 3．2．4 功能仿真 | 第35页 |
| 3．2．5 设计处理 | 第35-36页 |
| 3．2．5．1 语法检查和设计规则检查 | 第35页 |
| 3．2．5．2 逻辑优化和综合 | 第35页 |
| 3．2．5．3 适配和分割 | 第35页 |
| 3．2．5．4 布局和布线 | 第35-36页 |
| 3．2．6 时序仿真 | 第36页 |
| 3．2．7 器件编程测试 | 第36页 |
| 3．2．8 FPGA介绍 | 第36-41页 |
| 3．3 Altera公司可编程逻辑器件 | 第41-43页 |
| 3．3．1 Ahera CPLD/FPGA的特点 | 第41-42页 |
| 3．3．2 ACEXIK系列 FPGA器件 | 第42-43页 |
| 3．4 Altera可编程逻辑器件开发软件 | 第43-46页 |
| 3．4．1 MAX+PLUSⅡ的特点 | 第43-44页 |
| 3．4．2 MAX+PLUSⅡ的设计流程 | 第44-45页 |
| 3．4．2．1 输入设计项目 | 第44页 |
| 3．4．2．2 编译设计项目 | 第44页 |
| 3．4．2．3 校验设计项目 | 第44页 |
| 3．4．2．4 编程验证设计项目 | 第44-45页 |
| 3．4．3 CPLDDN-2004下载软件 | 第45-46页 |
| 第四章 基于 FPGA的DDS数字化调频系统的实现 | 第46-71页 |
| 4．1 基本 DDS系统的实现 | 第46-57页 |
| 4．1．1 基本 DDS系统框图 | 第46页 |
| 4．1．2 基本 DDS各模块介绍 | 第46-47页 |
| 4．1．2．1 相位累加器 | 第46页 |
| 4．1．2．2 相位调制器 | 第46页 |
| 4．1．2．3 相位码——幅度码变换电路 | 第46-47页 |
| 4．1．2．4 DA转换器与低通滤波器 | 第47页 |
| 4．1．3 相位码——幅度码转换的压缩编码方案 | 第47-49页 |
| 4．1．4 基本 DDS的VHDL语言描述 | 第49-57页 |
| 4．1．4．1 相位码——幅度码转换模块Atrans | 第49-51页 |
| 4．1．4．2 ROM模块 sinrom | 第51-52页 |
| 4．1．4．3 基本 DDS的VHDL描述 | 第52-57页 |
| 4．2 DDS数字化调频系统的设计目标与系统构成 | 第57-58页 |
| 4．2．1 本系统的设计目标 | 第57页 |
| 4．2．2 系统的各功能模块说明 | 第57-58页 |
| 4．2．2．1 频率控制字的形成 | 第57页 |
| 4．2．2．2 频率调制的过程 | 第57-58页 |
| 4．2．2．3 相位累加器 | 第58页 |
| 4．2．2．4 相位调制器 | 第58页 |
| 4．2．2．5 相位码与幅度码转换模块 | 第58页 |
| 4．2．2．6 DA转换器与低通滤波器 | 第58页 |
| 4．3 DDS数字化调频系统的VHDL描述 | 第58-64页 |
| 4．3．1 AD转换模块 | 第58-60页 |
| 4．3．2 频率字freqw产生模块 | 第60-63页 |
| 4．3．3 DDS数字化调频系统的VHDL描述 | 第63-64页 |
| 4．4 本系统性能分析 | 第64-71页 |
| 4．4．1 DDS的性能特点 | 第64-67页 |
| 4．4．2 DDS方案设计中的考虑因素 | 第67-69页 |
| 4．4．2．1 设计参数选择对 DDS性能的影响 | 第67-68页 |
| 4．4．2．2 DDS的杂散抑制措施 | 第68-69页 |
| 4．4．3 数字调频调制指数的控制 | 第69-71页 |
| 结束语 | 第71-72页 |
| 参考文献 | 第72-73页 |
