LDPC码编译码算法的研究
摘要 | 第1-3页 |
Abstract | 第3-4页 |
目录 | 第4-5页 |
第一章 绪论 | 第5-9页 |
·差错控制编码的发展和LDPC 码的产生 | 第5-6页 |
·LDPC 码的特点和发展动态 | 第6-8页 |
·本文内容安排 | 第8-9页 |
第二章 LDPC 码的构造 | 第9-16页 |
·LDPC 码的结构 | 第9-11页 |
·LDPC 码校验矩阵的构造 | 第11-16页 |
第三章 LDPC 码线性时间编码原理与硬件实现 | 第16-29页 |
·常用的系统分组码编码方法 | 第16-18页 |
·利用准下三角校验矩阵实现线性时间编码的原理 | 第18-21页 |
·采用贪心算法的校验矩阵准三角化 | 第21-22页 |
·编码器的硬件结构 | 第22-29页 |
第四章 LDPC 码的译码算法 | 第29-48页 |
·LDPC 迭代译码算法简介 | 第29-31页 |
·概率域的和积算法 | 第31-33页 |
·对数域的和积算法 | 第33-36页 |
·减少复杂度的译码算法 | 第36-42页 |
·仿真结果和分析 | 第42-48页 |
第五章 LDPC 译码器结构 | 第48-55页 |
·运算需求 | 第48-49页 |
·信息传递的需求 | 第49页 |
·LDPC 迭代译码器结构 | 第49-51页 |
·LDPC 译码器实现平台 | 第51-53页 |
·码构造对译码器结构的影响 | 第53-55页 |
第六章 结论 | 第55-56页 |
致谢 | 第56-57页 |
参考文献 | 第57-58页 |