| 中文摘要 | 第1-5页 |
| 英文摘要 | 第5-8页 |
| 1 绪论 | 第8-11页 |
| 1．1 工业CT技术发展概况 | 第8-9页 |
| 1．2 课题的提出及意义 | 第9-10页 |
| 1．3 课题的主要内容 | 第10-11页 |
| 2 工业CT的基本原理 | 第11-19页 |
| 2．1 工业CT的基本原理 | 第11-12页 |
| 2．2 扫描检测模式 | 第12-14页 |
| 2．3 CT图像重建 | 第14-17页 |
| 2．4 系统组成和各部分基本功能 | 第17-19页 |
| 3 CD-50BG工业CT计算机系统结构设计 | 第19-42页 |
| 3．1 CD-50BG工业CT计算机体系结构总体方案 | 第19页 |
| 3．2 数据采集和控制系统改进设计方案 | 第19-20页 |
| 3．3 数据采集控制卡的整体结构 | 第20页 |
| 3．4 分度运动和插值运动 | 第20-21页 |
| 3．5 数据采集技术简介 | 第21-22页 |
| 3．6 数据采集接口电路逻辑实现 | 第22-24页 |
| 3．6．1 总线技术 | 第22-23页 |
| 3．6．2 接口逻辑电路实现 | 第23-24页 |
| 3．7 计算机主机与接口之间传送信息的方式 | 第24-27页 |
| 3．7．1 程序控制方式 | 第24-26页 |
| 3．7．2中断方式 | 第26页 |
| 3．7．3 DMA方式 | 第26-27页 |
| 3．8 中断接口技术及电路实现 | 第27-29页 |
| 3．9 I/O接口中的数据缓存技术 | 第29-33页 |
| 3．9．1单一字节数据缓存器 | 第29页 |
| 3．9．2FIFO数据缓存器 | 第29-32页 |
| 3．9．3双口RAM数据缓存器 | 第32-33页 |
| 3．10 FIFO数据缓存器设计 | 第33-36页 |
| 3．11 计数器及FIFO数据缓存器相关逻辑设计 | 第36-39页 |
| 3．12 数据采集中进行的特殊处理 | 第39-41页 |
| 3．13 时钟发生器电路设计 | 第41-42页 |
| 4 基于CPLD的数据采集控制系统实现 | 第42-59页 |
| 4．1 可编程逻辑器件PLD | 第42-44页 |
| 4．1．1 PLD的分类 | 第42-43页 |
| 4．1．2 使用PLD的优点 | 第43页 |
| 4．1．3 用PLD实现逻辑电路的方法与过程 | 第43-44页 |
| 4．2 复杂可编程逻辑器件CPLD | 第44-45页 |
| 4．3 MAX+PlusII软件平台 | 第45-46页 |
| 4．4 VHDL语言 | 第46-51页 |
| 4．4．1 VHDL的特点 | 第46-47页 |
| 4．4．2 硬件电路的设计方法 | 第47-49页 |
| 4．4．3 VHDL的基本组成 | 第49页 |
| 4．4．4 VHDL语言应用 | 第49-51页 |
| 4．5 使用CPLD器件实现数据采集控制电路集成设计 | 第51-55页 |
| 4．6 使用Protel99SE实现数据采集卡设计 | 第55-59页 |
| 4．6．1SCH原理图设计 | 第55页 |
| 4．6．2PCB集成电路板设计 | 第55-59页 |
| 结束语 | 第59-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-66页 |
| 作者在硕士期间的论文发表及参与科研情况 | 第66页 |
