| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 绪论 | 第8-13页 |
| ·研究背景 | 第8页 |
| ·嵌入式系统 | 第8-9页 |
| ·IC 设计中的硬件描述语言及其仿真与综合 | 第9-11页 |
| ·硬件描述语言 | 第9页 |
| ·集成电路的典型设计流程 | 第9-11页 |
| ·本文的结构安排 | 第11-13页 |
| 第二章HP-51 单片机的体系结构及其外围设备模块设计技术研究 | 第13-32页 |
| ·综述 | 第13页 |
| ·HP-51 型单片微型计算机内核体系结构 | 第13-16页 |
| ·CPU 部分 | 第14页 |
| ·I/O 端口 | 第14页 |
| ·外围设备模块 | 第14页 |
| ·特殊功能寄存器（SFR） | 第14-16页 |
| ·HP-51 单片机工作时序 | 第16-17页 |
| ·HP-51 单片机指令集 | 第17页 |
| ·HP-51 单片机中断及中断响应 | 第17页 |
| ·HP-51 单片微型计算机串行通信接口设计技术研究 | 第17-25页 |
| ·通信的基础知识 | 第17-18页 |
| ·串行通信接口结构 | 第18-20页 |
| ·串行通信接口工作方式 | 第20-23页 |
| ·串行通信接口波特率设定 | 第23-24页 |
| ·串行通信接口的中断及中断响应 | 第24-25页 |
| ·HP-51 单片微型计算机定时计数器设计技术研究 | 第25-31页 |
| ·定时计数器简介 | 第25-26页 |
| ·定时计数器的寄存器组设计 | 第26-28页 |
| ·定时计数器的工作模式 | 第28-30页 |
| ·定时计数器的中断及中断响应 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第三章 串行通信接口模块电路设计实现 | 第32-58页 |
| ·串行通信接口模块的输入输出端口 | 第32-34页 |
| ·输入端口 | 第32页 |
| ·输出端口 | 第32-34页 |
| ·串行通信接口模块功能划分 | 第34页 |
| ·串行通信接口子功能模块的电路设计及其功能仿真 | 第34-48页 |
| ·寄存器寻址子模块电路设计 | 第34-36页 |
| ·RB8 位寻址子模块电路设计 | 第36-38页 |
| ·TI 位寻址控制电路 | 第38-39页 |
| ·RI 位寻址控制电路 | 第39-40页 |
| ·时钟控制模块电路设计 | 第40-42页 |
| ·起始位检测模块电路设计 | 第42-43页 |
| ·发送接收数据位计数器模块电路设计 | 第43-45页 |
| ·串行通信模块的发送模块设计 | 第45-46页 |
| ·串行通信模块的接收模块设计 | 第46-48页 |
| ·串行通信接口模块整体综合 | 第48页 |
| ·对串行通信接口的进一步研究 | 第48-57页 |
| ·抗噪声串行数据接收电路的设计 | 第48-51页 |
| ·自适应串行数据波特率发生器的电路设计 | 第51-57页 |
| ·小结 | 第57页 |
| ·串行通信接口的应用 | 第57-58页 |
| 第四章 定时计数器模块电路设计实现 | 第58-72页 |
| ·定时计数器的输入输出端口 | 第58-60页 |
| ·定时计数器模块输入端口 | 第58页 |
| ·定时计数器模块输出端口 | 第58-60页 |
| ·定时计数器模块的功能划分 | 第60页 |
| ·定时计数器子功能模块的电路设计及其功能仿真 | 第60-69页 |
| ·时钟发生器子功能模块电路设计 | 第60-61页 |
| ·下降沿检测子功能电路模块设计 | 第61-62页 |
| ·寄存器寻址控制子功能电路模块设计 | 第62-63页 |
| ·时钟控制逻辑子功能电路模块设计 | 第63-65页 |
| ·中断请求及响应控制子功能电路模块设计 | 第65-67页 |
| ·寄存器计数逻辑子功能电路模块的设计 | 第67-69页 |
| ·定时计数器模块整体综合 | 第69-70页 |
| ·定时/计数器的使用 | 第70-72页 |
| 第五章 HP-51 单片机外围模块FPGA 综合验证 | 第72-79页 |
| ·可编程逻辑器件技术简介 | 第72-73页 |
| ·可编程技术的设计流程 | 第73-74页 |
| ·HP-51 型单片机外围设备模块的FPGA 综合 | 第74-78页 |
| ·外围设备模块的FPGA 验证 | 第78-79页 |
| 第六章 总结与展望 | 第79-82页 |
| 致谢 | 第82-83页 |
| 参考文献 | 第83-86页 |
| 附录：作者在攻读硕士学位期间发表的论文 | 第86页 |
