摘要 | 第5-7页 |
ABSTRACT | 第7-8页 |
符号对照表 | 第13-14页 |
缩略语对照表 | 第14-19页 |
第一章 引言 | 第19-29页 |
1.1 FPGA简介 | 第19-22页 |
1.1.1 FPGA发展概述 | 第19-20页 |
1.1.2 FPGA基本结构 | 第20-21页 |
1.1.3 SRAM型FPGA配置 | 第21-22页 |
1.2 课题的提出 | 第22-27页 |
1.2.1 JTAG背景 | 第22-25页 |
1.2.2 国内外研究现状 | 第25-27页 |
1.3 全本主要研究内容与章节安排 | 第27-29页 |
第二章 IEEE 1149.1标准与IEEE 1532标准 | 第29-41页 |
2.1 IEEE 1149.1标准 | 第29-35页 |
2.1.1 原理 | 第29-31页 |
2.1.2 测试访问端口 | 第31页 |
2.1.3 TAP控制器 | 第31-33页 |
2.1.4 指令寄存器 | 第33-34页 |
2.1.5 数据寄存器 | 第34-35页 |
2.2 IEEE 1532标准 | 第35-39页 |
2.2.1 概述 | 第35-36页 |
2.2.2 系统状态转换 | 第36-37页 |
2.2.3 指令 | 第37-38页 |
2.2.4 数据寄存器 | 第38-39页 |
2.3 本章小结 | 第39-41页 |
第三章 JTAG电路设计与仿真 | 第41-59页 |
3.1 电路设计 | 第41-55页 |
3.1.1 电路总体框架 | 第41-42页 |
3.1.2 测试访问端口 | 第42页 |
3.1.3 状态机 | 第42-47页 |
3.1.4 指令寄存器 | 第47-49页 |
3.1.5 指令集 | 第49-52页 |
3.1.6 数据寄存器 | 第52-55页 |
3.2 模块仿真验证 | 第55-58页 |
3.2.1 TAP控制器功能仿真 | 第55-56页 |
3.2.2 ISC状态机功能仿真 | 第56-57页 |
3.2.3 指令寄存器功能仿真 | 第57-58页 |
3.3 本章小结 | 第58-59页 |
第四章 敏感性测试系统设计与抗辐照加固 | 第59-73页 |
4.1 敏感性测试系统 | 第60-62页 |
4.2 模块敏感性仿真 | 第62-70页 |
4.2.1 IDCODE仿真 | 第62-64页 |
4.2.2 配置功能仿真 | 第64-67页 |
4.2.3 边界扫描测试仿真 | 第67-70页 |
4.3 加固方法 | 第70-72页 |
4.3.1 系统级加固 | 第70-71页 |
4.3.2 电路级加固 | 第71页 |
4.3.3 版图级加固 | 第71-72页 |
4.4 本章小结 | 第72-73页 |
第五章 仿真验证与板级实测 | 第73-101页 |
5.1 功能验证 | 第73-89页 |
5.1.1 边界扫描仿真验证 | 第73-79页 |
5.1.2 配置仿真验证 | 第79-89页 |
5.2 时序验证 | 第89-94页 |
5.2.1 JTAG时钟频率验证 | 第90-91页 |
5.2.2 TMS、TDI建立时间验证 | 第91-93页 |
5.2.3 TMS、TDI保持时间验证 | 第93-94页 |
5.3 版图设计 | 第94-96页 |
5.3.1 版图设计流程 | 第95页 |
5.3.2 JTAG模块版图 | 第95-96页 |
5.4 板级实测 | 第96-99页 |
5.5 本章总结 | 第99-101页 |
第六章 总结与展望 | 第101-103页 |
6.1 论文工作总结 | 第101页 |
6.2 后续工作展望 | 第101-103页 |
参考文献 | 第103-107页 |
致谢 | 第107-109页 |
作者简介 | 第109-110页 |