14位2GSPS D/A转换器的设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-17页 |
| 1.1 课题的目的及意义 | 第10-16页 |
| 1.1.1 课题背景 | 第10-11页 |
| 1.1.2 数据转换器的应用 | 第11-15页 |
| 1.1.3 数据转换器的发展情况 | 第15-16页 |
| 1.2 本论文的主要工作 | 第16页 |
| 1.3 本论文的结构安排 | 第16-17页 |
| 第二章 数/模转换器概述 | 第17-23页 |
| 2.1 数/模转换器的工作原理 | 第17页 |
| 2.2 数/模转换器的常用架构 | 第17-21页 |
| 2.2.1 电阻梯式数/模转换器 | 第18-19页 |
| 2.2.2 电容分荷式数/模转换器 | 第19-20页 |
| 2.2.3 电流舵式数/模转换器 | 第20页 |
| 2.2.4 过采样??数/模转换器 | 第20-21页 |
| 2.3 数/模转换器的主要性能指标 | 第21-22页 |
| 2.4 本章小结 | 第22-23页 |
| 第三章 14位 2GSPS D/A转换器的设计 | 第23-69页 |
| 3.1 总体架构设计 | 第23-25页 |
| 3.2 单元电路设计 | 第25-62页 |
| 3.2.1 14位DAC核 | 第25-33页 |
| 3.2.2 温度计译码单元 | 第33-34页 |
| 3.2.3 高速LVDS数据接收单元 | 第34-38页 |
| 3.2.4 时钟接收单元 | 第38-41页 |
| 3.2.5 微延迟时序调节单元 | 第41-52页 |
| 3.2.6 TSPC动态逻辑电路设计技术 | 第52-58页 |
| 3.2.7 基准单元设计 | 第58-62页 |
| 3.3 版图设计 | 第62-65页 |
| 3.3.1 DAC内核中关键信号布线技术 | 第63-64页 |
| 3.3.2 抗干扰版图设计 | 第64-65页 |
| 3.4 测试结果 | 第65-68页 |
| 3.5 本章小结 | 第68-69页 |
| 第四章 结论 | 第69-70页 |
| 4.1 本文工作的主要结论 | 第69页 |
| 4.2 下一步工作的展望 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 攻硕期间取得的研究成果 | 第74-75页 |
