致谢 | 第5-6页 |
摘要 | 第6-7页 |
ABSTRACT | 第7页 |
1 引言 | 第11-21页 |
1.1 研究背景和意义 | 第11-14页 |
1.2 国内外研究现状 | 第14-18页 |
1.2.1 FPGA的发展现状 | 第14-15页 |
1.2.2 图像采集的研究现状 | 第15-16页 |
1.2.3 图像存储研究现状 | 第16页 |
1.2.4 以太网研究现状 | 第16-17页 |
1.2.5 太阳望远镜图像采集技术现状 | 第17-18页 |
1.3 论文的主要内容与结构 | 第18-20页 |
1.3.1 本文的主要内容 | 第18-20页 |
1.3.2 本文安排 | 第20页 |
1.4 小结 | 第20-21页 |
2 系统的关键技术 | 第21-35页 |
2.1 FMG图像采集系统原理 | 第21-23页 |
2.2 图像传感器 | 第23-25页 |
2.2.1 CCD图像传感器 | 第23-24页 |
2.2.2 CMOS图像传感器 | 第24-25页 |
2.3 DDR3存储器 | 第25-30页 |
2.3.1 DDR3 SDRAM | 第26-27页 |
2.3.2 DDR3 SDRAM结构及重要参数介绍 | 第27页 |
2.3.3 DDR3 SDRAM的工作过程 | 第27-30页 |
2.4 以太网 | 第30页 |
2.5 FPGA设计基础 | 第30-34页 |
2.5.1 FPGA基本结构 | 第31-32页 |
2.5.2 FPGA设计流程 | 第32-34页 |
2.5.3 FPGA设计的优点 | 第34页 |
2.6 小结 | 第34-35页 |
3 系统设计与模块仿真调试 | 第35-65页 |
3.1 图像采集处理系统的器件选择 | 第35-37页 |
3.1.1 图像传感器型号选择 | 第35页 |
3.1.2 FPGA芯片型号选择 | 第35-36页 |
3.1.3 DDR3 SDRAM芯片的选择 | 第36-37页 |
3.1.4 以太网芯片的选择 | 第37页 |
3.2 FPGA设计的系统整体结构 | 第37-39页 |
3.3 数据采集模块 | 第39-43页 |
3.3.1 数据采集模块的设计 | 第39-41页 |
3.3.2 数据采集模块的仿真与调试 | 第41-43页 |
3.4 缓存模块 | 第43-51页 |
3.4.1 DDR3缓存模块的结构设计 | 第44页 |
3.4.2 DDR3控制器设计 | 第44-48页 |
3.4.3 DDR3缓存模块的仿真与调试 | 第48-51页 |
3.5 数据处理模块 | 第51-53页 |
3.5.1 数据处理模块的设计 | 第51-52页 |
3.5.2 数据处理模块的仿真与调试 | 第52-53页 |
3.6 数据显示模块 | 第53-56页 |
3.6.1 数据显示模块的设计 | 第53-55页 |
3.6.2 数据显示模块的仿真与调试 | 第55-56页 |
3.7 冗余处理模块 | 第56-61页 |
3.7.1 冗余处理模块的设计 | 第56-58页 |
3.7.2 冗余处理模块的仿真及调试 | 第58-61页 |
3.8 时钟模块 | 第61-63页 |
3.8.1 时钟模块设计 | 第61-63页 |
3.8.2 时钟模块仿真 | 第63页 |
3.9 逻辑资源报告 | 第63-64页 |
3.10 小结 | 第64-65页 |
4 系统统调 | 第65-71页 |
4.1 系统调试平台搭建 | 第65-66页 |
4.2 系统调试 | 第66-70页 |
4.3 小结 | 第70-71页 |
5 FPGA+DSP系统的初步设计 | 第71-77页 |
5.1 系统概述 | 第71-73页 |
5.2 系统调试 | 第73-75页 |
5.3 小结 | 第75-77页 |
6 结论 | 第77-79页 |
参考文献 | 第79-81页 |
作者简历及攻读硕士/博士学位期间取得的研究成果 | 第81-85页 |
学位论文数据集 | 第85页 |