| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 GPU模拟器技术概述 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 本文的主要工作和结构安排 | 第12-14页 |
| 第二章 Z-GPU-SIMULATOR模拟器系统简介 | 第14-18页 |
| 2.1 项目背景和设计目标 | 第14-15页 |
| 2.2 体系结构 | 第15-18页 |
| 第三章 简易调试器 | 第18-32页 |
| 3.1 基本功能 | 第18-23页 |
| 3.1.1 功能需求 | 第18-19页 |
| 3.1.2 寄存器结构体的设计与实现 | 第19-21页 |
| 3.1.3 接口的设计与实现 | 第21页 |
| 3.1.4 对内存和寄存器扫描进行测试 | 第21-23页 |
| 3.2 表达式求值 | 第23-27页 |
| 3.2.1 功能需求 | 第23页 |
| 3.2.2 词法分析的设计与实现 | 第23-26页 |
| 3.2.3 对词法分析进行测试 | 第26页 |
| 3.2.4 递归求值的设计与实现 | 第26-27页 |
| 3.3 复杂表达式求值 | 第27-30页 |
| 3.3.1 功能需求 | 第27页 |
| 3.3.2 支持负数和地址解引用的设计与实现 | 第27页 |
| 3.3.3 主运算元识别算法的设计与实现 | 第27-29页 |
| 3.3.4 对复杂表达式求值的测试 | 第29-30页 |
| 3.4 WATCHPOINT(监视点)的设计与实现 | 第30-31页 |
| 3.5 本章小结 | 第31-32页 |
| 第四章 内存模块 | 第32-40页 |
| 4.1 内存模块的模拟 | 第32-37页 |
| 4.1.1 内存模块的技术现状 | 第32-34页 |
| 4.1.2 内存模块的功能需求 | 第34页 |
| 4.1.3 内存模块的设计与实现 | 第34-37页 |
| 4.1.4 内存模块的初始化 | 第37页 |
| 4.2 内存模块的读写 | 第37-39页 |
| 4.2.1 生成动态链接库 | 第37-38页 |
| 4.2.2 对内存模块进行测试 | 第38-39页 |
| 4.3 本章小结 | 第39-40页 |
| 第五章 片上网络 | 第40-45页 |
| 5.1 片上网络的模拟 | 第40-42页 |
| 5.1.1 对现有片上网络模拟器的分析 | 第40-41页 |
| 5.1.2 片上网络模块的功能需求 | 第41页 |
| 5.1.3 片上网络模块设计与实现 | 第41-42页 |
| 5.2 片上网络的构建 | 第42-44页 |
| 5.2.1 片上网络的初始化 | 第42-43页 |
| 5.2.2 生成动态链接库 | 第43-44页 |
| 5.2.3 测试 | 第44页 |
| 5.3 本章小结 | 第44-45页 |
| 第六章 调度策略的设计 | 第45-62页 |
| 6.1 GPU内CORE之间的存储层次结构 | 第45-46页 |
| 6.2 对P-NUMA设计的讨论 | 第46-52页 |
| 6.3 简要介绍CUDA编程模式 | 第52-58页 |
| 6.4 基于WARP-LEVEL的调度策略 | 第58-61页 |
| 6.5 本章小结 | 第61-62页 |
| 第七章 系统集成与测试 | 第62-70页 |
| 7.1 测试数据 | 第62页 |
| 7.2 测试结果 | 第62-64页 |
| 7.3 对测试结果进行分析 | 第64-70页 |
| 第八章 总结与展望 | 第70-73页 |
| 8.1 本文主要工作及结论 | 第70页 |
| 8.2 后续工作及展望 | 第70-73页 |
| 参考文献 | 第73-77页 |
| 致谢 | 第77页 |