基于HOG人体检测方法的FPGA实现研究
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 行人检测的背景和意义 | 第9-10页 |
| 1.2 行人检测的国内外研究现状 | 第10-11页 |
| 1.2.1 国内研究现状 | 第10-11页 |
| 1.2.2 国外研究现状 | 第11页 |
| 1.3 课题项目的主要工作 | 第11-12页 |
| 1.4 论文章节安排 | 第12-13页 |
| 第2章 行人检测相关算法的研究 | 第13-25页 |
| 2.1 图像差分检测 | 第13-15页 |
| 2.1.1 背景减除检测 | 第13-14页 |
| 2.1.2 帧差法检测 | 第14页 |
| 2.1.3 图像差分检测优缺点 | 第14-15页 |
| 2.2 索贝尔边缘检测算法 | 第15-16页 |
| 2.3 Haar+Adaboost行人识别的算法 | 第16-18页 |
| 2.3.1 Haar-like特征值 | 第16-17页 |
| 2.3.2 AdaBoost分类器 | 第17-18页 |
| 2.4 HOG+SVM算法 | 第18-22页 |
| 2.4.1 HOG特征值 | 第18-21页 |
| 2.4.2 SVM线性分类器 | 第21-22页 |
| 2.5 检测算法分析 | 第22-25页 |
| 第3章 HOG人体检测算法实现方案 | 第25-33页 |
| 3.1 纯软件GPU处理 | 第25-26页 |
| 3.2 基于DSP处理 | 第26-27页 |
| 3.3 FPGA与CPU架构的SoC | 第27-31页 |
| 3.3.1 FPGA平台简介 | 第27-29页 |
| 3.3.2 嵌入式微处理器 | 第29-30页 |
| 3.3.3 基于FPGA片上SoC的方案 | 第30-31页 |
| 3.4 实现方案分析 | 第31-33页 |
| 第4章 FPGA实现算法优化 | 第33-49页 |
| 4.1 双线性插值图像缩放 | 第33-36页 |
| 4.2 求反正切Cordic | 第36-40页 |
| 4.2.1 Cordic算法原理 | 第36-38页 |
| 4.2.2 针对HOG算法的优化 | 第38-40页 |
| 4.3 检测框合并处理 | 第40-46页 |
| 4.3.1 基于并查集的合并框算法 | 第40-43页 |
| 4.3.2 NMS合并框算法 | 第43-46页 |
| 4.4 整型化算法运算 | 第46-49页 |
| 4.4.1 金字塔分层缩放 | 第46-47页 |
| 4.4.2 幅值及角度计算 | 第47-48页 |
| 4.4.3 Block权重表生成 | 第48页 |
| 4.4.4 Block 36 bin计算 | 第48页 |
| 4.4.5 归一化处理 | 第48页 |
| 4.4.6 训练参数相乘累加和 | 第48-49页 |
| 第5章 FPGA+CPU系统设计与实现 | 第49-67页 |
| 5.1 总体设计 | 第49-52页 |
| 5.2 金字塔缩放处理 | 第52-54页 |
| 5.3 梯度的设计 | 第54-55页 |
| 5.4 特征值的计算 | 第55-61页 |
| 5.4.1 Cordic的硬件设计 | 第55-58页 |
| 5.4.2 Block特征值计算 | 第58-59页 |
| 5.4.3 归一化运算处理 | 第59-61页 |
| 5.5 线性SVM分类器 | 第61-63页 |
| 5.6 CPU软件部分 | 第63-67页 |
| 5.6.1 金字塔处理的灵活性 | 第63-64页 |
| 5.6.2 检测框合并处理 | 第64-65页 |
| 5.6.3 检测类型的扩展 | 第65-67页 |
| 第6章 硬件平台与性能测试 | 第67-73页 |
| 6.1 ML605 Xilinx开发平台 | 第67-69页 |
| 6.1.1 Sensor输入 | 第67页 |
| 6.1.2 FPGA+CPU系统结构 | 第67-68页 |
| 6.1.3 Dvi输出 | 第68-69页 |
| 6.2 检测性能分析 | 第69页 |
| 6.3 检测效果 | 第69-73页 |
| 第7章 总结与展望 | 第73-75页 |
| 7.1 工作总结 | 第73-74页 |
| 7.2 展望 | 第74-75页 |
| 参考文献 | 第75-77页 |
| 致谢 | 第77-78页 |
