| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略词表 | 第15-17页 |
| 第一章 绪论 | 第17-26页 |
| 1.1 Massive MIMO技术的研究背景及现状 | 第17-21页 |
| 1.1.1 移动通信技术发展历程 | 第17-19页 |
| 1.1.2 Massive MIMO的研究背景 | 第19-21页 |
| 1.2 Massive MIMO技术研究现状 | 第21-24页 |
| 1.3 本文主要研究内容及论文结构 | 第24-26页 |
| 第二章 Massive MIMO系统模型和频谱效率 | 第26-30页 |
| 2.1 Massive MIMO系统简介 | 第26页 |
| 2.2 Massive MIMO系统模型 | 第26-27页 |
| 2.3 Massive MIMO系统频谱效率 | 第27-29页 |
| 2.3.1 上行链路分析 | 第27-28页 |
| 2.3.2 下行链路分析 | 第28-29页 |
| 2.4 本章小结 | 第29-30页 |
| 第三章 Massive MIMO预编码算法研究 | 第30-41页 |
| 3.1 ZF预编码算法 | 第31页 |
| 3.2 MMSE预编码算法 | 第31-33页 |
| 3.3 MRT施密特正交预编码 | 第33-40页 |
| 3.3.1 算法分析 | 第34-36页 |
| 3.3.2 预编码复杂度分析 | 第36页 |
| 3.3.3 仿真分析 | 第36-40页 |
| 3.4 本章小结 | 第40-41页 |
| 第四章 Massive MIMO均衡算法研究 | 第41-74页 |
| 4.1 信道均衡概述 | 第41页 |
| 4.2 信道硬化（Channel Hardening）特征 | 第41-44页 |
| 4.3 常规Massive MIMO信道均衡技术 | 第44-58页 |
| 4.3.1 ML均衡算法 | 第45页 |
| 4.3.2 ZF均衡算法 | 第45-46页 |
| 4.3.3 MMSE均衡算法 | 第46-48页 |
| 4.3.4 OSIC均衡算法 | 第48-51页 |
| 4.3.5 LR格基约减算法 | 第51-58页 |
| 4.4 M-LAS信道均衡算法 | 第58-73页 |
| 4.4.1 LAS算法模型与基本原理 | 第58-61页 |
| 4.4.2 M-LAS（Multistage LAS algorithm）算法 | 第61-73页 |
| 4.4.2.1 单符号更新 | 第61-63页 |
| 4.4.2.2 多符号更新 | 第63-73页 |
| 4.5 本章小结 | 第73-74页 |
| 第五章 MMSE信号均衡算法FPGA实现 | 第74-99页 |
| 5.1 64×8 MMSE信号均衡算法实现总体论述 | 第74-80页 |
| 5.2 均衡模块总体设计方案 | 第80-82页 |
| 5.2.1 顶层模块框图 | 第80-81页 |
| 5.2.2 信号时序图 | 第81页 |
| 5.2.3 顶层模块接口定义 | 第81-82页 |
| 5.3 矩阵分解模块的设计 | 第82-86页 |
| 5.3.1 Dec1模块 | 第83页 |
| 5.3.1.1 模块功能介绍 | 第83页 |
| 5.3.1.2 模块核心算法 | 第83页 |
| 5.3.1.3 模块接口定义 | 第83页 |
| 5.3.2 Dec(i)，Dec(i)_div模块 | 第83-85页 |
| 5.3.2.1 模块功能介绍 | 第83-84页 |
| 5.3.2.2 模块核心算法 | 第84页 |
| 5.3.2.3 模块接口定义 | 第84-85页 |
| 5.3.3 Dec8模块 | 第85-86页 |
| 5.3.3.1 模块功能介绍 | 第85页 |
| 5.3.3.2 模块核心算法 | 第85页 |
| 5.3.3.3 模块接口定义 | 第85-86页 |
| 5.4 下三角矩阵求逆Inv模块设计 | 第86-87页 |
| 5.4.1 顶层模块框图 | 第86页 |
| 5.4.2 模块功能介绍 | 第86页 |
| 5.4.3 模块核心算法 | 第86-87页 |
| 5.5 矩阵乘法Mul模块 | 第87-89页 |
| 5.5.1 顶层模块框图 | 第87页 |
| 5.5.2 模块功能介绍 | 第87页 |
| 5.5.3 模块核心算法 | 第87-88页 |
| 5.5.4 模块接口定义 | 第88-89页 |
| 5.6 Control模块设计 | 第89-91页 |
| 5.6.1 模块间状态关系 | 第90-91页 |
| 5.6.1.1 分解模块状态图 | 第90页 |
| 5.6.1.2 Inv模块状态图 | 第90-91页 |
| 5.6.1.3 Mul模块状态图 | 第91页 |
| 5.7 仿真及实验结果及分析 | 第91-98页 |
| 5.7.1 Matlab仿真部分结果 | 第91-92页 |
| 5.7.2 Modelsim仿真部分结果 | 第92-95页 |
| 5.7.3 FPGA下板最终结果 | 第95-98页 |
| 5.8 本章小结 | 第98-99页 |
| 第六章 全文总结与展望 | 第99-101页 |
| 6.1 全文总结 | 第99-100页 |
| 6.2 未来工作与展望 | 第100-101页 |
| 致谢 | 第101-102页 |
| 参考文献 | 第102-105页 |
| 个人简历及攻读硕士学位期间的研究成果 | 第105-106页 |
| 附录一 矩阵分解算法部分模块端口定义 | 第106-111页 |
| 附录二 对角矩阵与三角矩阵求逆模块部分端口定义 | 第111-114页 |
