和差通道数据采集与处理机设计与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第一章 绪论 | 第9-12页 |
| ·课题研究背景和意义 | 第9页 |
| ·国内外研究动态 | 第9-11页 |
| ·本论文的主要工作 | 第11-12页 |
| 第二章 数字接收机原理及系统设计 | 第12-21页 |
| ·多普勒雷达的系统结构 | 第12-13页 |
| ·单脉冲全相参雷达数字接收机 | 第13-17页 |
| ·数字接收机结构 | 第13-15页 |
| ·接收机工作模式 | 第15-16页 |
| ·接收机信号处理流程 | 第16-17页 |
| ·信号处理板设计要求 | 第17-21页 |
| ·主要功能要求 | 第17页 |
| ·信号格式与参数 | 第17-20页 |
| ·技术指标 | 第20-21页 |
| 第三章 信号处理板方案设计 | 第21-39页 |
| ·信号处理板技术分析 | 第21-23页 |
| ·信号处理板总体设计思路 | 第23-24页 |
| ·信号处理板完整性 | 第24-28页 |
| ·硬件布局 | 第24-25页 |
| ·向外界的辐射（EMI） | 第25-26页 |
| ·反射 | 第26-27页 |
| ·串扰 | 第27页 |
| ·高速电路电源系统完整性 | 第27-28页 |
| ·时序对齐 | 第28页 |
| ·DSP 硬件设计 | 第28-32页 |
| ·DSP 选型 | 第28-30页 |
| ·DSP 的电源设计 | 第30页 |
| ·SDAM 设计 | 第30-31页 |
| ·JTAG 设计 | 第31-32页 |
| ·FPGA 硬件设计 | 第32-34页 |
| ·FPGA 选型 | 第32页 |
| ·电源模块设计 | 第32-33页 |
| ·FPGA 加载设计 | 第33-34页 |
| ·FPGA 控制DSP 加载设计 | 第34页 |
| ·网口设计 | 第34-36页 |
| ·UDP 协议 | 第34-35页 |
| ·网络PHY 芯片选型 | 第35-36页 |
| ·网络接口的硬件构成 | 第36页 |
| ·双通道AD 设计 | 第36-39页 |
| ·衡量AD 的主要技术指标 | 第36-37页 |
| ·AD 的选型 | 第37-38页 |
| ·主要信号的连接 | 第38页 |
| ·AD 部分走线规则 | 第38-39页 |
| 第四章 数字下变频设计 | 第39-56页 |
| ·数字下变频参数要求 | 第39-40页 |
| ·数控振荡器（NCO） | 第40-44页 |
| ·查找表法 | 第40-41页 |
| ·CORDIC 算法 | 第41-43页 |
| ·改进查表法 | 第43-44页 |
| ·CIC（积分梳妆滤波器）设计 | 第44-49页 |
| ·CIC 滤波器理论 | 第45-48页 |
| ·CIC 滤波器的实现 | 第48-49页 |
| ·CFIR（补偿滤波器）设计 | 第49-53页 |
| ·FIR 滤波器原理 | 第49-50页 |
| ·CFIR 系数生成 | 第50-51页 |
| ·CFIR 滤波器实现 | 第51-53页 |
| ·DDC 中需要使用的其它模块 | 第53-55页 |
| ·FIFO 模块 | 第53-54页 |
| ·乘法器模块 | 第54-55页 |
| ·CFIR 参数配置模块 | 第55页 |
| ·顶层模块 | 第55-56页 |
| 第五章 信号处理板测试及结果 | 第56-69页 |
| ·信号处理板调试 | 第56-57页 |
| ·AD 测试 | 第57-58页 |
| ·FLASH 测试 | 第58-61页 |
| ·串口测试 | 第61-62页 |
| ·EMIFB 总线测试 | 第62-63页 |
| ·SDRAM 测试 | 第63-66页 |
| ·双通道AD 相位一致性测试 | 第66页 |
| ·信号板整体测试 | 第66-69页 |
| 第六章 总结与展望 | 第69-72页 |
| ·工作总结 | 第69-70页 |
| ·下一代信号处理机改进方案 | 第70-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-75页 |
| 攻读硕士学位期间的研究成果 | 第75-76页 |
