摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
符号对照表 | 第13-14页 |
缩略语对照表 | 第14-20页 |
第一章 绪论 | 第20-24页 |
1.1 背景和应用价值 | 第20-21页 |
1.2 国内外研究现状 | 第21-22页 |
1.3 本文的主要研究内容和论文的组织结构 | 第22-24页 |
第二章 DPMR/DMR/PDT物理层和数据链路层协议概述 | 第24-44页 |
2.1 DPMR、DMR以及PDT协议 | 第24-25页 |
2.1.1 DPMR协议 | 第24页 |
2.1.2 DMR协议 | 第24页 |
2.1.3 PDT协议 | 第24-25页 |
2.2 协议架构 | 第25-26页 |
2.3 物理层的差异 | 第26-27页 |
2.3.1 多址方式——TDMA和FDMA | 第26-27页 |
2.3.2 调制方式 | 第27页 |
2.4 帧同步 | 第27-28页 |
2.4.1 DPMR的帧同步码 | 第27-28页 |
2.4.2 DMR的帧同步码 | 第28页 |
2.5 帧格式 | 第28-38页 |
2.5.1 DPMR的帧格式 | 第28-34页 |
2.5.2 DMR和PDT的帧格式 | 第34-35页 |
2.5.3 DMR和PDT的信令 | 第35-38页 |
2.6 信道编码及过程 | 第38-41页 |
2.6.1 DPMR信道编码及过程 | 第38-40页 |
2.6.2 DMR信道编码及过程 | 第40-41页 |
2.7 信道接入规则 | 第41-43页 |
2.7.1 信道活动类型 | 第42页 |
2.7.2 挂起时间消息 | 第42页 |
2.7.3 避让规则 | 第42-43页 |
2.7.4 发射重试 | 第43页 |
2.8 本章小结 | 第43-44页 |
第三章 DPMR的呼叫控制层协议研究与设计 | 第44-60页 |
3.1 协议所需要的发送信令序列 | 第44-47页 |
3.1.1 业务信道主呼请求信令 | 第44页 |
3.1.2 业务信道响应信令 | 第44-45页 |
3.1.3 业务信道语音或者数据传输信令 | 第45-46页 |
3.1.4 业务信道断开连接信令 | 第46页 |
3.1.5 业务信道状态请求信令和状态信令 | 第46-47页 |
3.2 语音和数字呼叫的过程 | 第47-51页 |
3.2.1 呼叫建立 | 第47页 |
3.2.2 语音呼叫 | 第47-48页 |
3.2.3 T1与T2的数据呼叫 | 第48-49页 |
3.2.4 模式1中T3(Packet)数据呼叫 | 第49-50页 |
3.2.5 模式1个人状态轮询 | 第50页 |
3.2.6 模式1短消息发送 | 第50-51页 |
3.3 语音和数据呼叫具体流程 | 第51-53页 |
3.3.1 MSA和MSB语音呼叫流程 | 第51-53页 |
3.3.2 MSA和MSB数据呼叫流程 | 第53页 |
3.4 DPMR编程实现 | 第53-59页 |
3.4.1 DPMR语音呼叫的设计 | 第53-55页 |
3.4.2 DPMR T1/T2数据呼叫设计 | 第55-59页 |
3.5 本章小结 | 第59-60页 |
第四章 DMR呼叫控制层协议研究与设计 | 第60-78页 |
4.1 直通模式的信道接入 | 第60-64页 |
4.1.1 信道类型 | 第60页 |
4.1.2 数据链路层时序 | 第60-62页 |
4.1.3 信道接入 | 第62-63页 |
4.1.4 信道接入过程 | 第63-64页 |
4.2 直通模式下信道接入设计 | 第64-67页 |
4.2.1 移动台在失步状态下的信道接入 | 第64-65页 |
4.2.2 移动台在失步监听状态下的信道接入 | 第65-67页 |
4.2.3 移动台在同步到未知系统状态下的信道接入 | 第67页 |
4.2.4 移动台在同步到我的系统状态下的信道接入 | 第67页 |
4.3 DMR语音与数据业务 | 第67-69页 |
4.3.1 语音单呼业务 | 第67-68页 |
4.3.2 语音组呼业务 | 第68页 |
4.3.3 数据业务 | 第68-69页 |
4.4 DMR编程实现 | 第69-76页 |
4.4.1 DMR语音单呼接入流程 | 第69-71页 |
4.4.2 DMR语音组呼接入流程 | 第71-73页 |
4.4.3 状态分析 | 第73-76页 |
4.5 本章小结 | 第76-78页 |
第五章 对讲机测试仪器的软硬件实现平台介绍 | 第78-88页 |
5.1 硬件系统框架 | 第78-80页 |
5.1.1 NOIS内核内部框图 | 第79页 |
5.1.2 选用芯片功能介绍 | 第79-80页 |
5.2 NoisⅡ软核构建 | 第80-83页 |
5.2.1 CPU模块 | 第80页 |
5.2.2 时钟模块 | 第80页 |
5.2.3 PIO模块 | 第80页 |
5.2.4 存储器模块 | 第80-81页 |
5.2.5 软核配置 | 第81-82页 |
5.2.6 需要注意的问题 | 第82-83页 |
5.3 软件系统 | 第83页 |
5.4 测试结果 | 第83-87页 |
5.4.1 发射端测试结果 | 第84-86页 |
5.4.2 接收端测试结果 | 第86-87页 |
5.5 本章小结 | 第87-88页 |
第六章 结论与展望 | 第88-90页 |
6.1 结论 | 第88页 |
6.2 展望 | 第88-90页 |
参考文献 | 第90-92页 |
致谢 | 第92-94页 |
作者简介 | 第94页 |
1. 基本情况 | 第94页 |
2. 教育背景 | 第94页 |
3. 攻读硕士学位期间的研究成果 | 第94页 |