多FPGA验证平台的SoC逻辑划分方法及应用
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-13页 |
| 1.1 课题背景 | 第8-11页 |
| 1.1.1 SoC技术 | 第8-9页 |
| 1.1.2 IP核复用技术 | 第9-10页 |
| 1.1.3 SoC验证挑战 | 第10-11页 |
| 1.2 论文研究内容 | 第11页 |
| 1.3 论文结构安排 | 第11-13页 |
| 2 SoC验证方法与研究 | 第13-23页 |
| 2.1 SoC逻辑验证方法 | 第14-18页 |
| 2.1.1 软件模拟验证方法 | 第15-17页 |
| 2.1.2 硬件仿真验证方法 | 第17页 |
| 2.1.3 软件硬件验证方法的缺陷 | 第17-18页 |
| 2.2 FPGA原型验证方法 | 第18-19页 |
| 2.3 FPGA原型验证方法的关键挑战 | 第19-23页 |
| 2.3.1 SoC逻辑划分 | 第19-21页 |
| 2.3.2 FPGA互连结构 | 第21-23页 |
| 3 多FPGA平台下SoC验证流程 | 第23-37页 |
| 3.1 验证流程概述 | 第23-26页 |
| 3.2 逻辑模块树提取 | 第26-29页 |
| 3.2.1 逻辑模块树的获取方法 | 第26-27页 |
| 3.2.2 逻辑模块树的存储 | 第27-29页 |
| 3.2.3 逻辑模块树提取的算法 | 第29页 |
| 3.3 资源需求提取 | 第29-32页 |
| 3.3.1 综合阶段优化 | 第30-31页 |
| 3.3.2 资源需求的存储结构 | 第31-32页 |
| 3.4 划分算法设计 | 第32-33页 |
| 3.5 HDL代码划分 | 第33-37页 |
| 4 多FPGA验证平台关键问题分析 | 第37-51页 |
| 4.1 关键问题分析 | 第37页 |
| 4.2 SoC逻辑划分算法 | 第37-47页 |
| 4.2.1 问题的定义和形式化表示 | 第38-39页 |
| 4.2.2 一维资源的逻辑划分算法设计 | 第39-44页 |
| 4.2.3 多维资源的逻辑划分算法设计 | 第44-47页 |
| 4.3 FPGA芯片互连结构 | 第47-49页 |
| 4.4 软硬件工具协作 | 第49-51页 |
| 5 实验 | 第51-58页 |
| 5.1 实验平台介绍 | 第51-52页 |
| 5.2 实验项目 | 第52-57页 |
| 5.2.1 准确性实验 | 第52-54页 |
| 5.2.2 高效性实验 | 第54-56页 |
| 5.2.3 统计性实验 | 第56-57页 |
| 5.3 实验结果与分析 | 第57-58页 |
| 结论 | 第58-59页 |
| 参考文献 | 第59-61页 |
| 攻读硕士学位期间发表学术论文情况 | 第61-62页 |
| 致谢 | 第62-63页 |
