10位低功耗SAR结构ADC的研究与设计
| 摘要 | 第4-5页 |
| abstract | 第5页 |
| 专用术语注释表 | 第8-9页 |
| 第一章 绪论 | 第9-11页 |
| 1.1 研究背景及意义 | 第9页 |
| 1.2 国内外研究现状 | 第9-10页 |
| 1.3 论文主要工作及内容安排 | 第10-11页 |
| 第二章 模数转换器概述 | 第11-21页 |
| 2.1 模数转换器的基本原理 | 第11-13页 |
| 2.1.1 抗混叠滤波器 | 第11页 |
| 2.1.2 采样 | 第11-12页 |
| 2.1.3 量化 | 第12页 |
| 2.1.4 编码器 | 第12-13页 |
| 2.2 模数转换器的性能参数 | 第13-15页 |
| 2.2.1 静态性能参数 | 第13-14页 |
| 2.2.2 动态性能参数 | 第14-15页 |
| 2.3 ADC的类型 | 第15-20页 |
| 2.3.1 快闪型模数转换器 | 第16-17页 |
| 2.3.2 折叠插值型模数转换器 | 第17-18页 |
| 2.3.3 流水线型模数转换器 | 第18-19页 |
| 2.3.4 逐次逼近型模数转换器 | 第19-20页 |
| 2.4 本章小结 | 第20-21页 |
| 第三章 逐次逼近模数转换器 | 第21-32页 |
| 3.1 逐次逼近ADC的典型结构 | 第21-25页 |
| 3.1.1 电阻型逐次逼近ADC | 第21-22页 |
| 3.1.2 电流型逐次逼近ADC | 第22页 |
| 3.1.3 电容型逐次逼近ADC | 第22-25页 |
| 3.2 全差分电荷定标型DAC结构的研究 | 第25-31页 |
| 3.2.1 VCM抖动对SAR ADC的影响 | 第25-26页 |
| 3.2.2 电容阵列的功耗分析 | 第26-31页 |
| 3.3 小结 | 第31-32页 |
| 第四章 逐次逼近模数转换器电路的研究与设计 | 第32-68页 |
| 4.1 概述 | 第32页 |
| 4.2 系统结构 | 第32-33页 |
| 4.3 DAC结构的选取 | 第33-44页 |
| 4.3.1 传统型DAC | 第33-35页 |
| 4.3.2 拆分型DAC | 第35-36页 |
| 4.3.3 能量节约型DAC | 第36-37页 |
| 4.3.4 单调型DAC | 第37-40页 |
| 4.3.5 电荷按比例缩放DAC阵列 | 第40-41页 |
| 4.3.6 按比例缩放电容的寄生影响及失配分析 | 第41-44页 |
| 4.4 采样保持电路的研究与设计 | 第44-50页 |
| 4.4.1 非交叠时钟 | 第44-45页 |
| 4.4.2 开关 | 第45-47页 |
| 4.4.3 开关的三种机制 | 第47页 |
| 4.4.4 栅压自举开关的设计 | 第47-49页 |
| 4.4.5 采样保持电路的测试 | 第49-50页 |
| 4.5 比较器电路的研究与设计 | 第50-58页 |
| 4.5.1 比较器的基本理论 | 第50页 |
| 4.5.2 比较器特性 | 第50-52页 |
| 4.5.3 比较器的结构分类 | 第52-53页 |
| 4.5.4 比较器电路设计 | 第53-55页 |
| 4.5.5 比较器的时间分析与测试 | 第55-58页 |
| 4.6 逐次逼近寄存器的研究与设计 | 第58-63页 |
| 4.6.1 寄存器电路 | 第58-62页 |
| 4.6.2 寄存器电路测试 | 第62-63页 |
| 4.7 延迟逻辑电路的研究与设计 | 第63-67页 |
| 4.7.1 异步时序控制技术 | 第63-66页 |
| 4.7.2 延迟逻辑电路的设计 | 第66-67页 |
| 4.8 小结 | 第67-68页 |
| 第五章 版图及系统仿真 | 第68-76页 |
| 5.1 版图 | 第68-73页 |
| 5.1.1 单位电容值的选取 | 第70-73页 |
| 5.2 系统仿真 | 第73-75页 |
| 5.3 小结 | 第75-76页 |
| 第六章 总结与展望 | 第76-78页 |
| 6.1 总结 | 第76页 |
| 6.2 展望 | 第76-78页 |
| 参考文献 | 第78-80页 |
| 附录1 程序清单 | 第80-83页 |
| 附录2 攻读硕士学位期间撰写的论文 | 第83-84页 |
| 附录3 攻读硕士学位期间申请的专利 | 第84-85页 |
| 附录4 攻读硕士学位期间参加的科研项目 | 第85-86页 |
| 致谢 | 第86页 |
