基于可重构SoC平台的sinc插值设计与实现
| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 1 绪论 | 第13-21页 |
| 1.1 研究背景 | 第13-16页 |
| 1.1.1 可重构计算 | 第14-15页 |
| 1.1.2 可重构SoC | 第15页 |
| 1.1.3 基于平台的设计方法 | 第15-16页 |
| 1.2 算法介绍 | 第16-20页 |
| 1.2.1 插值算法简介 | 第16-17页 |
| 1.2.2 sinc插值介绍 | 第17-19页 |
| 1.2.3 现有的硬件实现方法 | 第19-20页 |
| 1.3 本文工作与组织结构 | 第20页 |
| 1.4 课题来源 | 第20-21页 |
| 2 可重构专用处理器平台简介 | 第21-28页 |
| 2.1 内部结构与功能单元 | 第22-26页 |
| 2.1.1 主控制器 | 第22-23页 |
| 2.1.2 重构控制器 | 第23页 |
| 2.1.3 可重构计算阵列 | 第23-24页 |
| 2.1.4 数据存储器 | 第24-25页 |
| 2.1.5 DMA模块 | 第25-26页 |
| 2.1.6 AXI接口 | 第26页 |
| 2.2 可重构SoC平台的工作流程 | 第26-28页 |
| 3 一维插值算法分析与实现 | 第28-46页 |
| 3.1 总体架构 | 第28-30页 |
| 3.1.1 乒乓操作 | 第28-29页 |
| 3.1.2 大点数模式 | 第29-30页 |
| 3.2 数据存取模块 | 第30-42页 |
| 3.2.1 模块设计理念与算法实现 | 第30-31页 |
| 3.2.2 运算流程设计 | 第31-32页 |
| 3.2.3 模块详细设计 | 第32-42页 |
| 3.3 DMA端口设计 | 第42-44页 |
| 3.4 计算单元 | 第44-45页 |
| 3.5 本章小结 | 第45-46页 |
| 4 二维sinc插值算法的分析与实现 | 第46-62页 |
| 4.1 二维插值算法 | 第46-48页 |
| 4.2 二维插值的运算流程与模块设计 | 第48-59页 |
| 4.2.1 插值计算单元的优化 | 第50-51页 |
| 4.2.2 通分与除法模块 | 第51-57页 |
| 4.2.3 超越函数运算单元和除法单元 | 第57-59页 |
| 4.3 运算精度分析 | 第59-61页 |
| 4.4 本章小结 | 第61-62页 |
| 5 插值处理器的验证与性能评估 | 第62-74页 |
| 5.1 验证平台介绍 | 第62-70页 |
| 5.1.1 UVM验证方法学 | 第62页 |
| 5.1.2 实验验证平台 | 第62-67页 |
| 5.1.3 基于FPGA的板级验证 | 第67-70页 |
| 5.2 性能评估 | 第70-73页 |
| 5.2.1 性能分析 | 第70-71页 |
| 5.2.2 覆盖率分析 | 第71-72页 |
| 5.2.3 精度分析 | 第72-73页 |
| 5.3 本章小结 | 第73-74页 |
| 6 总结与展望 | 第74-76页 |
| 6.1 工作总结 | 第74页 |
| 6.2 工作展望 | 第74-76页 |
| 参考文献 | 第76-80页 |
| 攻读硕士学位期间取得的成果和参与的工作 | 第80-81页 |
| 致谢 | 第81-82页 |
