多核处理器内部核间通信研究
| 摘要 | 第1-7页 |
| Abstract | 第7-11页 |
| 第1章 绪论 | 第11-18页 |
| ·课题研究的背景 | 第11-16页 |
| ·本文设计目标 | 第16页 |
| ·文章组织结构 | 第16-17页 |
| ·本章小结 | 第17-18页 |
| 第2章 多核处理器概述 | 第18-27页 |
| ·多核处理器国内外发展现状 | 第18-22页 |
| ·众核处理器的出现 | 第22-24页 |
| ·多核处理器核间通信技术发展现状 | 第24-26页 |
| ·本章小结 | 第26-27页 |
| 第3章 多核处理器核间通信体系结构 | 第27-37页 |
| ·多核处理器片上通信面临的问题 | 第27-28页 |
| ·多核处理器通信架构特点介绍 | 第28-36页 |
| ·共享总线结构 | 第28-31页 |
| ·交叉开关结构 | 第31-33页 |
| ·片上网络结构 | 第33-36页 |
| ·本章小结 | 第36-37页 |
| 第4章 基于 CMC 总线的多核处理器架构 | 第37-50页 |
| ·CMC 总线的提出 | 第37页 |
| ·基于 CMC 总线的多核处理器结构设计 | 第37-40页 |
| ·CMC 总线的工作原理 | 第40-48页 |
| ·CMC 总线接口信号 | 第40-41页 |
| ·CMC 总线核部分硬件设计 | 第41-42页 |
| ·CMC 总线核部分硬件设计 | 第42-43页 |
| ·CMC 总线握手逻辑设计 | 第43-46页 |
| ·CMC 总线传输协议 | 第46-48页 |
| ·CMC 总线设计的特点 | 第48-49页 |
| ·本章小结 | 第49-50页 |
| 第5章 CMC 总线的编程实现 | 第50-71页 |
| ·FPGA 的介绍 | 第50-55页 |
| ·FPGA 发展 | 第50页 |
| ·FPGA 内部结构 | 第50-51页 |
| ·FPGA 设计流程 | 第51-55页 |
| ·编程实现开发环境 QuartusII 介绍 | 第55-61页 |
| ·CMC 总线的各模块 Verilog 语言实现 | 第61-66页 |
| ·核内部 Verilog 语言实现 | 第61-66页 |
| ·中间缓存的实现 | 第66页 |
| ·CMC 总线硬件资源占用 | 第66-67页 |
| ·CMC 总线状态机的使用 | 第67页 |
| ·实现 CMC 总线的 RTL 视图 | 第67-70页 |
| ·本章小结 | 第70-71页 |
| 第6章 异构多核处理器的编程实现 | 第71-80页 |
| ·仿真工具 Modelsim SE 简介 | 第71-72页 |
| ·多核处理器邻核之间短总线验证仿真工具 | 第72-74页 |
| ·邻核都未获得短总线控制权 | 第72页 |
| ·短总线的数据写 | 第72-73页 |
| ·短总线的数据读 | 第73-74页 |
| ·多核处理器多核之间长总线验证 | 第74-77页 |
| ·长总线上所有核都未获得长总线控制权 | 第74-75页 |
| ·长总线上的数据写 | 第75-76页 |
| ·长总线上的数据读 | 第76-77页 |
| ·多核处理器多个核同时读写验证 | 第77-79页 |
| ·本章小结 | 第79-80页 |
| 结论 | 第80-81页 |
| 参考文献 | 第81-84页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第84-85页 |
| 致谢 | 第85-86页 |
