直接数字频率合成器的研究方法与实现
| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-12页 |
| 1 绪论 | 第12-16页 |
| ·频率合成简介 | 第12-14页 |
| ·频率合成技术发展 | 第12-13页 |
| ·频率合成主要技术指标 | 第13-14页 |
| ·直接数字频率合成技术研究现状 | 第14-15页 |
| ·本文主要工作 | 第15-16页 |
| 2 DDS相关理论 | 第16-28页 |
| ·DDS基本工作原理 | 第16-18页 |
| ·DDS结构 | 第18-20页 |
| ·相位累加器 | 第18-19页 |
| ·ROM查询表 | 第19页 |
| ·DAC数模转换器 | 第19-20页 |
| ·DDS的主要特点和应用 | 第20-21页 |
| ·DDS的主要特点 | 第20-21页 |
| ·DDS应用 | 第21页 |
| ·DDS中的杂散分析 | 第21-25页 |
| ·DDS杂散主要来源 | 第22-24页 |
| ·杂散减小技术 | 第24-25页 |
| ·常用ROM的压缩算法 | 第25-27页 |
| ·查表计算法 | 第25-26页 |
| ·ROM压缩算法比较 | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 3 基于Taylor级数的线性插值算法 | 第28-36页 |
| ·泰勒级数 | 第28-29页 |
| ·泰勒级数定义 | 第28页 |
| ·正弦函数的泰勒展开式 | 第28-29页 |
| ·泰勒级数的近似算法 | 第29页 |
| ·泰勒级数线性插值算法 | 第29-34页 |
| ·基于泰勒级数线性插值DDS的电路逻辑实现 | 第31-32页 |
| ·仿真结果的分析 | 第32-34页 |
| ·输出信噪比的仿真验证 | 第34-35页 |
| ·本章小结 | 第35-36页 |
| 4 DDS电路设计 | 第36-50页 |
| ·基于标准单元的ASIC设计流程 | 第36-38页 |
| ·DDS的总体结构及性能指标 | 第38-39页 |
| ·输入数据生成模块设计 | 第39-41页 |
| ·地址产生模块设计 | 第41-46页 |
| ·模式选择模块 | 第41-43页 |
| ·频率调制模块 | 第43-44页 |
| ·相位调制模块 | 第44-45页 |
| ·地址选择模块 | 第45页 |
| ·扰动产生模块 | 第45-46页 |
| ·ROM模块设计 | 第46-48页 |
| ·地址寄存模块设计 | 第48页 |
| ·线性插值法模块设计 | 第48-49页 |
| ·本章小结 | 第49-50页 |
| 5 DDS实现与验证 | 第50-72页 |
| ·模块级验证 | 第50-59页 |
| ·输入数据生成模块验证 | 第50-52页 |
| ·地址产生模块验证 | 第52-56页 |
| ·ROM模块验证 | 第56-58页 |
| ·线性插值模块验证 | 第58-59页 |
| ·系统级验证 | 第59-61页 |
| ·基于FPGA的原型验证 | 第61-64页 |
| ·FPGA验证优势 | 第61-62页 |
| ·FPGA验证环境 | 第62-63页 |
| ·FPGA综合结果 | 第63页 |
| ·FPGA时序分析的结果 | 第63-64页 |
| ·FPGA时序仿真 | 第64页 |
| ·DDS综合 | 第64-69页 |
| ·逻辑综合的流程 | 第64-66页 |
| ·时序约束 | 第66-67页 |
| ·DDS综合结果 | 第67-69页 |
| ·门级仿真 | 第69-70页 |
| ·布局布线和结果分析 | 第70-71页 |
| ·本章小结 | 第71-72页 |
| 6 结论 | 第72-74页 |
| 参考文献 | 第74-76页 |
| 作者简历 | 第76-80页 |
| 学位论文数据集 | 第80页 |
