| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-14页 |
| ·FEC在高速通信中的重要性 | 第10页 |
| ·研究现状 | 第10-12页 |
| ·论文主要研究内容与组织结构 | 第12-14页 |
| 第二章 10G-EPON FEC编码算法研究及实现 | 第14-28页 |
| ·有限域GF(2~m) | 第14-18页 |
| ·有限域GF(2) | 第14-16页 |
| ·有限域GF(2~m)的构造和运算 | 第16-17页 |
| ·有限域GF(2~8)上的加法器和乘法器 | 第17-18页 |
| ·10G-EPON FEC编码流程规范 | 第18-21页 |
| ·基于LFSR的传统RS编码算法及编码器电路架构 | 第21-24页 |
| ·基于LFSR的并行RS编码算法及编码器实现 | 第24-27页 |
| ·基于LFSR的并行RS编码算法 | 第24-25页 |
| ·并行RS编码电路设计实现 | 第25-27页 |
| ·综合结果 | 第27-28页 |
| 第三章 10G-EPON FEC译码算法研究及实现 | 第28-56页 |
| ·10G-EPONFEC译码流程规范 | 第28-30页 |
| ·RS译码算法研究 | 第30-44页 |
| ·欧几里得算法 | 第33-38页 |
| ·改进的欧几里得算法—ME算法 | 第38-40页 |
| ·重构的ME算法 | 第40-44页 |
| ·RS译码器的设计实现 | 第44-56页 |
| ·RS译码器的整体架构 | 第44-45页 |
| ·接收缓存和发送缓存电路 | 第45-46页 |
| ·校正子计算电路 | 第46-48页 |
| ·关键方程求解电路 | 第48-51页 |
| ·钱搜索和错误值计算电路 | 第51-55页 |
| ·综合结果 | 第55-56页 |
| 第四章 10G-EPON FEC性能研究与测试 | 第56-62页 |
| ·FEC性能分析的理论模型和评价参数 | 第56-59页 |
| ·纠错能力 | 第56-59页 |
| ·冗余比例 | 第59页 |
| ·处理时延和实现复杂度 | 第59页 |
| ·测试结果与结论 | 第59-62页 |
| ·测试方案设计 | 第59-60页 |
| ·测试结果与结论 | 第60-62页 |
| 参考文献 | 第62-64页 |
| 附录A 有限域GF(2~8)上的元素 | 第64-68页 |
| 附录B 有限域GF(2~8)上的乘法器逻辑 | 第68-70页 |
| 附录C 10G-EPON FEC编码的比特顺序 | 第70-72页 |
| 附录D 并行编码逻辑 | 第72-76页 |
| 附录E 缩略语表 | 第76-78页 |
| 致谢 | 第78-80页 |
| 攻读学位期间发表的学术论文目录 | 第80页 |