基于FPGA的高精度符合计数器设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-12页 |
| ·研究背景及意义 | 第8-9页 |
| ·研究现状 | 第9-10页 |
| ·论文主要内容 | 第10-12页 |
| 第二章 符合测量和 FPGA 介绍 | 第12-24页 |
| ·符合测量 | 第12-18页 |
| ·FPGA 简介 | 第18-23页 |
| ·本章小结 | 第23-24页 |
| 第三章 符合计数单元设计 | 第24-38页 |
| ·基于符合时间窗口的设计方案 | 第24-30页 |
| ·设计思路和数字电路实现 | 第25-27页 |
| ·仿真结果及其说明 | 第27-30页 |
| ·基于脉冲成形的设计方案 | 第30-36页 |
| ·设计思路和符合电路实现 | 第31-33页 |
| ·仿真结果及其说明 | 第33-36页 |
| ·两种设计方案的比较 | 第36-37页 |
| ·本章小结 | 第37-38页 |
| 第四章 数字延迟单元设计 | 第38-48页 |
| ·基于计数器的数字延迟单元设计 | 第38-42页 |
| ·数字延迟单元设计思路 | 第38-40页 |
| ·仿真结果及其说明 | 第40-42页 |
| ·基于 FIFO 的数字延迟单元设计 | 第42-46页 |
| ·FIFO 存储器介绍 | 第42-43页 |
| ·数字延迟单元设计思路 | 第43-44页 |
| ·仿真结果及其说明 | 第44-46页 |
| ·两种设计方案的比较 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 第五章 高精度符合计数器的设计与实现 | 第48-63页 |
| ·系统结构与实现 | 第48-55页 |
| ·脉冲成形模块的设计与实现 | 第49-50页 |
| ·逻辑处理模块设计 | 第50-51页 |
| ·主机和 DE2-115 串口通信模块设计与实现 | 第51-55页 |
| ·系统测试与分析 | 第55-62页 |
| ·测试平台的搭建 | 第55-56页 |
| ·脉冲成形模块测试 | 第56-58页 |
| ·逻辑处理模块测试 | 第58-59页 |
| ·RS232 串口通信模块测试 | 第59-60页 |
| ·符合测量系统测试 | 第60-62页 |
| ·本章小结 | 第62-63页 |
| 第六章 总结与展望 | 第63-65页 |
| ·全文总结 | 第63-64页 |
| ·下一步工作 | 第64-65页 |
| 参考文献 | 第65-67页 |
| 附录 1 攻读硕士学位期间申请的专利 | 第67-68页 |
| 附录 2 攻读硕士学位期间参加的科研项目 | 第68-69页 |
| 致谢 | 第69页 |
