雷达对抗模拟器关键技术的研究
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| §1.1 研究背景 | 第7-8页 |
| §1.2 研究现状及发展趋势 | 第8-9页 |
| §1.3 本文的主要内容及安排 | 第9-11页 |
| 第二章 雷达对抗模拟器组成原理 | 第11-19页 |
| §2.1 雷达侦察接收原理 | 第11-12页 |
| ·信号环境 | 第11-12页 |
| ·雷达侦察接收机的要求 | 第12页 |
| §2.2 雷达信号处理原理 | 第12-14页 |
| ·信号预处理 | 第13页 |
| ·信号主处理 | 第13-14页 |
| §2.3 雷达对抗原理 | 第14-19页 |
| ·干扰机的基本组成 | 第15页 |
| ·遮盖性干扰 | 第15-16页 |
| ·欺骗性干扰 | 第16-19页 |
| 第三章 雷达对抗模拟器的组成 | 第19-25页 |
| §3.1 雷达系统总体组成框图及概述 | 第19-20页 |
| §3.2 雷达对抗模拟器组成设计 | 第20-22页 |
| §3.3 系统JTAG电路及时钟信号设计 | 第22-25页 |
| ·DSP-JTAG设计 | 第22页 |
| ·时钟信号设计 | 第22-23页 |
| ·FPGA-JTAG设计 | 第23-25页 |
| 第四章 高速采样缓冲模块设计 | 第25-43页 |
| §4.1 高速采样芯片简介 | 第25-28页 |
| ·AT84AD001的主要特点 | 第25-26页 |
| ·AT84AD001的结构 | 第26-27页 |
| ·AT84AD001的三线串口和工作模式 | 第27-28页 |
| §4.2 大容量数据缓冲芯片简介 | 第28-29页 |
| §4.3 高速采样单元设计 | 第29-31页 |
| ·ADC与FPGA接口设计 | 第29-30页 |
| ·FPGA内部电路设计 | 第30-31页 |
| §4.4 高速采样缓冲模块功能实现和仿真 | 第31-39页 |
| ·ADC控制模块电路实现及仿真结果 | 第31-37页 |
| ·高速数据缓冲存储模块电路实现及仿真结果 | 第37-39页 |
| §4.5 外围通讯及接口模块设计与仿真 | 第39-43页 |
| ·SPI接口电路实现及仿真结果 | 第39-40页 |
| ·DSP总线流水设计 | 第40-43页 |
| 第五章 信号处理模块设计 | 第43-57页 |
| §5.1 信号预处理芯片简介 | 第43-44页 |
| §5.2 信号主处理芯片简介 | 第44-46页 |
| §5.3 基于FPGA的信号预处理电路设计 | 第46-49页 |
| ·时域参数测量方法 | 第47-48页 |
| ·时钟模块及其他模块说明 | 第48-49页 |
| §5.4 基于DSP的信号主处理电路设计 | 第49-52页 |
| ·PDW分选处理流程 | 第50页 |
| ·脉内调制分析 | 第50-52页 |
| §5.5 信号预处理模块功能实现与仿真 | 第52-57页 |
| ·电路模块的实现 | 第52-54页 |
| ·电路的仿真与测试 | 第54-57页 |
| 第六章 干扰波形合成模块设计 | 第57-67页 |
| §6.1 梳状谱干扰波形产生 | 第57-59页 |
| §6.2 干扰波形合成模块 | 第59-60页 |
| §6.3 接口电路设计 | 第60页 |
| §6.4 干扰波形合成模块功能实现与仿真 | 第60-67页 |
| ·DAC控制模块 | 第60-61页 |
| ·梳状谱干扰仿真 | 第61-62页 |
| ·IQ数据幅相校正仿真 | 第62-67页 |
| 结束语 | 第67-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-73页 |
| 在读期间的科研成果 | 第73页 |
