| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-10页 |
| ·项目背景介绍 | 第9页 |
| ·系统设计指标 | 第9页 |
| ·论文结构 | 第9-10页 |
| 第二章 系统方案设计 | 第10-26页 |
| ·系统简介 | 第10页 |
| ·器件的选取 | 第10-24页 |
| ·数字信号处理器（DSP）概述 | 第11-16页 |
| ·FPGA 概述 | 第16-19页 |
| ·双口内存（DPRAM）概述 | 第19-21页 |
| ·Compact PCI 总线以及QL5064 桥片概述 | 第21-24页 |
| ·电源设计 | 第24页 |
| ·接口信号 | 第24-25页 |
| ·LVDS（低电压差分信号） | 第24-25页 |
| ·TTL | 第25页 |
| ·本章小结 | 第25-26页 |
| 第三章 系统设计详细过程 | 第26-39页 |
| ·DSP 相关设计及FLASH | 第26-28页 |
| ·DSP 自身配置 | 第26页 |
| ·DSP 引导电路设计 | 第26-27页 |
| ·DSP 与FPGA 之间的访问连接电路设计 | 第27-28页 |
| ·数据交换流程 | 第28-30页 |
| ·FPGA 与外部信号源的传输通道 | 第28-29页 |
| ·FPGA 与双口RAM 之间的传输通道 | 第29-30页 |
| ·QL5064 与双口RAM 之间的传输通道 | 第30页 |
| ·FPGA 的连接配置 | 第30-34页 |
| ·配置模式选择 | 第30-31页 |
| ·配置信号线连接 | 第31-34页 |
| ·系统控制信号的传输 | 第34-35页 |
| ·系统对上位机的通信机制 | 第34页 |
| ·上位机控制FPGA 的操作模式 | 第34-35页 |
| ·原理图与PCB 设计流程与注意事项 | 第35-38页 |
| ·原理图设计流程 | 第35页 |
| ·PCB 设计流程 | 第35-36页 |
| ·信号完整性以及电磁兼容性分析 | 第36-38页 |
| ·本章小结 | 第38-39页 |
| 第四章 系统软硬件的调试 | 第39-53页 |
| ·测试所需硬件及软件环境 | 第39页 |
| ·系统基本硬件调试 | 第39-44页 |
| ·电源、时钟电路的调试 | 第39-41页 |
| ·DSP 基本调试 | 第41-44页 |
| ·FPGA 硬件调试 | 第44页 |
| ·数据交换功能测试 | 第44-50页 |
| ·上位机读写双口RAM | 第44-46页 |
| ·FPGA 读写双口RAM | 第46-50页 |
| ·FPGA 访问外部信号源 | 第50页 |
| ·系统的联合调试 | 第50-52页 |
| ·DSP 访问FPGA 功能调试 | 第50-51页 |
| ·系统中断调试 | 第51-52页 |
| ·本章小结 | 第52-53页 |
| 第五章 结论与展望 | 第53-54页 |
| 攻读硕士学位期间发表的学术论文 | 第54-55页 |
| 参考文献 | 第55-57页 |
| 致谢 | 第57-58页 |
| 附录 | 第58页 |