现场可编程逻辑门阵列建模方法的研究
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 绪论 | 第8-14页 |
| ·FPGA 概况 | 第8页 |
| ·CAD 工具 | 第8-10页 |
| ·综合 | 第9-10页 |
| ·布局布线 | 第10页 |
| ·下载 | 第10页 |
| ·研究现状 | 第10-11页 |
| ·论文组织 | 第11-14页 |
| 第二章 工艺映射 | 第14-28页 |
| ·逻辑综合 | 第14-19页 |
| ·设计综合 | 第14-15页 |
| ·逻辑综合 | 第15-16页 |
| ·过程分析 | 第16-19页 |
| ·功能单元 | 第19-23页 |
| ·功能单元定义 | 第19-20页 |
| ·功能电路集 | 第20-21页 |
| ·生成算法 | 第21-23页 |
| ·映射算法 | 第23-25页 |
| ·问题描述 | 第23-24页 |
| ·知识表示 | 第24页 |
| ·基于知识的匹配算法 | 第24-25页 |
| ·小结 | 第25-28页 |
| 第三章 Virtex系列芯片结构 | 第28-36页 |
| ·技术背景 | 第28-31页 |
| ·Virtex 系列芯片 | 第31-35页 |
| ·可编程输入输出模块（IOB） | 第31-32页 |
| ·可编程逻辑单元（CLB） | 第32-34页 |
| ·储器资源（BRAM） | 第34-35页 |
| ·延迟锁定环路（DLL） | 第35页 |
| ·小结 | 第35-36页 |
| 第四章 结构描述语言Veric | 第36-46页 |
| ·Veric 语言简介 | 第36-37页 |
| ·基本语法 | 第37-38页 |
| ·运算符 | 第37页 |
| ·关键字 | 第37-38页 |
| ·引用 | 第38页 |
| ·容器 | 第38页 |
| ·实体 | 第38-43页 |
| ·组成单元（Primary unit） | 第38-42页 |
| ·实现单元（Secondary unit） | 第42-43页 |
| ·传输体(Propagation body) | 第43页 |
| ·编译器和类 | 第43-44页 |
| ·小结 | 第44-46页 |
| 第五章 Virtex系列芯片建模 | 第46-58页 |
| ·功能单元建模 | 第46-57页 |
| ·结构建模 | 第49-53页 |
| ·功能单元建模 | 第53-57页 |
| ·系统结构建模 | 第57页 |
| ·小结 | 第57-58页 |
| 第六章 模型验证 | 第58-64页 |
| ·结构验证 | 第58-60页 |
| ·功能验证 | 第60-62页 |
| ·小结 | 第62-64页 |
| 第七章 总结与展望 | 第64-66页 |
| 致谢 | 第66-68页 |
| 参考文献 | 第68-71页 |
