基于NIOSII的光纤通道接口设计及相关技术实现
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 1 绪论 | 第9-16页 |
| ·课题背景 | 第9-12页 |
| ·存储市场需求 | 第9页 |
| ·存储系统的问题 | 第9-10页 |
| ·对象存储系统 | 第10-12页 |
| ·高速存储接口简介 | 第12-14页 |
| ·国内外研究现状 | 第14页 |
| ·课题研究的目的和意义 | 第14-15页 |
| ·本文的主要内容与组织 | 第15-16页 |
| 2 光纤通道接口技术平台 | 第16-25页 |
| ·基于FPGA 的硬件设计 | 第16-18页 |
| ·基本设计方法 | 第16-17页 |
| ·FPGA 设计流程 | 第17-18页 |
| ·SOPC 相关技术 | 第18-21页 |
| ·SOPC 技术优势 | 第18-19页 |
| ·NIOS II CPU 简介 | 第19-20页 |
| ·Avalon 交互式总线 | 第20-21页 |
| ·光纤通道协议框架 | 第21-24页 |
| ·光纤通道协议 | 第21-23页 |
| ·传输单位 | 第23-24页 |
| ·本章小节 | 第24-25页 |
| 3 自定义元件的设计 | 第25-39页 |
| ·硬件层设计方案 | 第25-34页 |
| ·FC CORE 总体框架图 | 第25-29页 |
| ·发送端主要组成单元 | 第29-30页 |
| ·接收端主要组成单元 | 第30-34页 |
| ·自定义元件实现 | 第34-38页 |
| ·商用IP 核 | 第34-35页 |
| ·自定义IP 核 | 第35页 |
| ·自定义IP 核的开发流程 | 第35-38页 |
| ·本章小结 | 第38-39页 |
| 4 光纤通道接口的关键技术及实现 | 第39-49页 |
| ·资源的配置 | 第39-42页 |
| ·开发板的硬件资源 | 第39-40页 |
| ·FPGA 的片内资源 | 第40-41页 |
| ·片外DDR SDRAM 资源 | 第41-42页 |
| ·DDR 时钟控制器的工作原理与实现 | 第42-45页 |
| ·DDR 控制器工作原理 | 第42-43页 |
| ·DDR 控制器时序模块的优化 | 第43-45页 |
| ·系统的实现 | 第45-48页 |
| ·系统元件选择 | 第45-47页 |
| ·系统时钟选择 | 第47页 |
| ·系统总线连接 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 5 性能测试与分析 | 第49-57页 |
| ·DDR 控制器仿真测试 | 第49-52页 |
| ·时序优化策略 | 第49-50页 |
| ·软件调试 | 第50-52页 |
| ·FC 接口调试 | 第52-56页 |
| ·FC 接口时序报告 | 第53页 |
| ·读写帧 | 第53-54页 |
| ·DMA 方式 | 第54页 |
| ·测试函数 | 第54-55页 |
| ·SignalTapII 在线测试 | 第55-56页 |
| ·本章小结 | 第56-57页 |
| 6 全文总结 | 第57-58页 |
| 致谢 | 第58-59页 |
| 参考文献 | 第59-63页 |
| 附录 攻读硕士学位期间发表的论文 | 第63页 |
