L波段小步进低相噪频率合成器的研制
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 引言 | 第9-13页 |
| ·频率合成技术概述 | 第9-10页 |
| ·频率合成技术的发展趋势 | 第10-11页 |
| ·课题的主要研究内容和意义 | 第11-13页 |
| 第二章 锁相环频率合成技术 | 第13-25页 |
| ·锁相环的基本原理和结构组成 | 第13-16页 |
| ·锁相环的基本原理 | 第13页 |
| ·锁相环的基本结构 | 第13-16页 |
| ·锁相环的相位噪声分析 | 第16-23页 |
| ·相位噪声的概念 | 第17-18页 |
| ·锁相环的相位噪声模型 | 第18-21页 |
| ·锁相环环路带宽的最佳选择 | 第21-22页 |
| ·多环结构的相位噪声分析 | 第22-23页 |
| ·锁相环的杂散性能分析 | 第23-25页 |
| ·参考杂散 | 第23-24页 |
| ·非参考杂散 | 第24-25页 |
| 第三章 直接数字频率合成技术 | 第25-35页 |
| ·DDS 的基本原理 | 第25-26页 |
| ·DDS 芯片AD9956 及其应用 | 第26-35页 |
| ·DDS 芯片AD9956 介绍 | 第26-28页 |
| ·AD9956 在快速跳频频率合成器中的应用 | 第28-35页 |
| 第四章 L波段小步进低相噪频率合成器的设计 | 第35-61页 |
| ·系统方案论证 | 第35-37页 |
| ·频率合成系统指标 | 第35页 |
| ·频率合成器的系统方案确定 | 第35-37页 |
| ·小步进频率产生单元电路的设计 | 第37-39页 |
| ·大步进锁相环电路的设计和调试 | 第39-43页 |
| ·PLL 芯片ADF4113和VCO | 第39-40页 |
| ·分频器参数的确定 | 第40-43页 |
| ·混频环的设计和调试 | 第43-49页 |
| ·混频环的捕捉带[30] | 第43-44页 |
| ·鉴相器和混频器 | 第44-45页 |
| ·混频环的防错锁电路 | 第45-47页 |
| ·中频滤波器的设计 | 第47-49页 |
| ·单片机控制部分的设计和调试 | 第49-52页 |
| ·电磁兼容设计 | 第52-55页 |
| ·测试结果及其分析 | 第55-61页 |
| ·测试结果 | 第55-59页 |
| ·结果分析 | 第59-61页 |
| 第五章 结论 | 第61-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-65页 |
| 附录 部分控制源程序 | 第65-67页 |
| 个人简历及研究成果 | 第67-68页 |
