高速任意波形产生器的研究与软件开发
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-14页 |
| ·课题背景与研究意义 | 第10-11页 |
| ·信号产生器概述 | 第11页 |
| ·国内外研究和发展现状 | 第11-12页 |
| ·本文完成的主要工作 | 第12-13页 |
| ·论文结构安排 | 第13-14页 |
| 第二章 雷达信号基本理论 | 第14-26页 |
| ·雷达信号的研究内容 | 第14-15页 |
| ·信号检测与匹配滤波 | 第15-17页 |
| ·频率合成技术的发展 | 第17-20页 |
| ·线性调频信号分析与设计 | 第20-25页 |
| ·线性调频信号的时域分析 | 第21-23页 |
| ·线性调频信号的频谱分析 | 第23-25页 |
| ·本章小结 | 第25-26页 |
| 第三章 高速信号产生器的方案设计 | 第26-32页 |
| ·系统设计要求 | 第26页 |
| ·系统硬件架构 | 第26-27页 |
| ·系统组成模块介绍 | 第27-29页 |
| ·核心控制模块 | 第27-28页 |
| ·外围存储器模块 | 第28页 |
| ·高速 DAC 模块 | 第28-29页 |
| ·软件方案设计 | 第29-31页 |
| ·软件开发环境 | 第29-30页 |
| ·软件方案选取 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第四章 基于 DDWS 的任意波形的产生 | 第32-55页 |
| ·DDWS 的工作原理 | 第32页 |
| ·系统设计框图及工作流程 | 第32-34页 |
| ·FLASH 中波形数据的下载 | 第34-38页 |
| ·FLASH 简介 | 第34-36页 |
| ·波形数据的处理与烧写流程 | 第36-38页 |
| ·高速缓存的读写时序控制 | 第38-49页 |
| ·DDR2 SDRAM 简介 | 第38-40页 |
| ·控制的实现与关键点 | 第40-42页 |
| ·高速缓存的初始化 | 第42-44页 |
| ·高速缓存的写数据处理 | 第44-46页 |
| ·高速缓存的读数据处理 | 第46-49页 |
| ·波形数据转换与高速差分输出 | 第49-54页 |
| ·波形数据的分流与位截断 | 第49-50页 |
| ·波形数据的高速差分输出 | 第50-54页 |
| ·本章小结 | 第54-55页 |
| 第五章 基于多路 NCO 的线性调频信号的产生 | 第55-72页 |
| ·DDFS 的工作原理 | 第55-57页 |
| ·多路NCO 的设计与实现框图 | 第57-59页 |
| ·多路NCO 的相位关系 | 第59-62页 |
| ·NCO 精度的选取 | 第62-64页 |
| ·FPGA 内部设计与实现 | 第64-70页 |
| ·SOPC 系统的搭建与主要功能 | 第64-65页 |
| ·NCO 模块 | 第65页 |
| ·频率控制模块 | 第65-66页 |
| ·相位控制模块 | 第66-68页 |
| ·数据格式转换与并串转换输出 | 第68-69页 |
| ·基于 DDFS 的工作流程图 | 第69-70页 |
| ·系统整体架构与资源消耗情况 | 第70-71页 |
| ·本章小结 | 第71-72页 |
| 第六章 系统测试结果与分析 | 第72-81页 |
| ·系统测试框图 | 第72-73页 |
| ·系统测试结果 | 第73-80页 |
| ·时域和频域测试结果 | 第73-77页 |
| ·脉冲压缩处理及分析 | 第77-80页 |
| ·本章小结 | 第80-81页 |
| 结束语 | 第81-82页 |
| 致谢 | 第82-83页 |
| 参考文献 | 第83-85页 |
| 在校期间取得的研究成果 | 第85-86页 |
| 个人简介 | 第86-87页 |
