| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 1 绪论 | 第8-12页 |
| ·研究背景及意义 | 第8-10页 |
| ·课题来源 | 第10-11页 |
| ·论文的主要工作和内容安排 | 第11-12页 |
| 2 课题相关的理论基础 | 第12-22页 |
| ·扩频技术 | 第12-16页 |
| ·扩频通信的理论基础 | 第12-14页 |
| ·直接序列扩频通信系统 | 第14-15页 |
| ·扩频伪随机码 | 第15页 |
| ·扩频通信的主要性能指标 | 第15-16页 |
| ·锁相环技术 | 第16-19页 |
| ·锁相环的基本构成 | 第16-17页 |
| ·理想二阶环的重要参数 | 第17-18页 |
| ·载波同步锁相环 | 第18-19页 |
| ·伪码测距原理 | 第19-21页 |
| ·本章小结 | 第21-22页 |
| 3 DS-BPSK 数字化接收机的方案设计 | 第22-46页 |
| ·DS-BPSK 接收机系统方案概述 | 第22-23页 |
| ·DS-BPSK 接收机的总体结构 | 第22页 |
| ·系统主要参数和指标计算 | 第22-23页 |
| ·数字下变频方案 | 第23-27页 |
| ·方案选择 | 第23-24页 |
| ·理论分析 | 第24-27页 |
| ·伪码同步方案设计 | 第27-32页 |
| ·伪码捕获方案 | 第27-29页 |
| ·伪码跟踪方案 | 第29-32页 |
| ·载波同步方案 | 第32-36页 |
| ·频偏对伪码相关峰值的影响 | 第32-33页 |
| ·载波相位误差对解调性能的影响 | 第33-34页 |
| ·载波捕获与跟踪方案 | 第34-36页 |
| ·载波频率跟踪 | 第36-40页 |
| ·频率跟踪方案 | 第36页 |
| ·频率跟踪方案的理论分析 | 第36-38页 |
| ·鉴频器的设计与改进 | 第38-40页 |
| ·载波相位跟踪和数据解调 | 第40-45页 |
| ·全数字载波跟踪环路结构 | 第40-42页 |
| ·数字载波相位跟踪环路参数设计 | 第42-43页 |
| ·数字载波相位跟踪环路仿真分析 | 第43-44页 |
| ·数据解调和帧识别 | 第44-45页 |
| ·本章小结 | 第45-46页 |
| 4 DS-BPSK 数字化接收机的实现 | 第46-68页 |
| ·芯片及开发软件介绍 | 第46-49页 |
| ·芯片选型 | 第46-48页 |
| ·系统开发软件介绍 | 第48-49页 |
| ·接收机解扩解调方案的实现 | 第49-62页 |
| ·数字下变频电路设计 | 第49-52页 |
| ·伪码快捕电路 | 第52-56页 |
| ·伪码跟踪电路 | 第56-58页 |
| ·载波频率捕获电路 | 第58-61页 |
| ·载波相位跟踪以及数据解调电路 | 第61-62页 |
| ·接收机的测试结果和达到的指标 | 第62-64页 |
| ·FPGA 电路设计经验总结 | 第64-66页 |
| ·同步电路设计 | 第64-65页 |
| ·数据通道和控制通道 | 第65页 |
| ·面积与速度的平衡 | 第65-66页 |
| ·硬件电路平台 | 第66-67页 |
| ·本章小结 | 第67-68页 |
| 5 总结与展望 | 第68-70页 |
| ·总结 | 第68-69页 |
| ·后续研究工作展望 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-73页 |
| 附录 A：论文中使用的缩略词 | 第73-74页 |
| 附录 B：作者在攻读硕士学位期间发表的论文目录和参与的科研项目 | 第74-75页 |
| 独创性声明 | 第75页 |
| 学位论文版权使用授权书 | 第75页 |