适用于SoC系统级设计的处理器指令集仿真技术的初步研究
| 目 录 | 第1-2页 |
| 中文摘要 | 第2页 |
| 英文摘要 | 第2-5页 |
| 第一章 绪论 | 第5-10页 |
| ·课题的背景和意义 | 第5-7页 |
| ·国内外发展动态 | 第7-8页 |
| ·课题研究的主要内容及其意义 | 第8-10页 |
| 第二章 ARM与SYSTEMC的介绍 | 第10-13页 |
| ·ARM介绍 | 第10-11页 |
| ·SYsTEMC介绍 | 第11-13页 |
| 第三章 设计ARMlSS的若干问题及其解决方法 | 第13-23页 |
| ·ISS的实现方式 | 第13-15页 |
| ·动态库 | 第14页 |
| ·静态库 | 第14-15页 |
| ·实现方案 | 第15页 |
| ·ISS与SYsTEMC连接的问题 | 第15-16页 |
| ·独立运行时信号问题 | 第16-17页 |
| ·ARM7流水线的相关问题 | 第17-19页 |
| ·支撑环境对ISS的要求 | 第17-617页 |
| ·ARM7三级流水线组织 | 第617-18页 |
| ·流水线相关问题及解决办法 | 第18-19页 |
| ·ISS的调度和多周期指令执行 | 第19-21页 |
| ·调度问题和多周期指令的执行 | 第19页 |
| ·解决的方案 | 第19-21页 |
| ·ISS的中断处理功能 | 第21页 |
| ·ARM的运行模式 | 第21页 |
| ·ISS的异常处理接口 | 第21页 |
| ·ISS与调试器的接口1 | 第21-23页 |
| 第四章 ARMISS的实现 | 第23-47页 |
| ·总体结构设计 | 第23-32页 |
| ·ARM7核物理结构的实现 | 第23页 |
| ·ARMISS控制结构的实现 | 第23-24页 |
| ·ISS的执行结构 | 第24-32页 |
| ·指令集的实现 | 第32-39页 |
| ·ARM7指令码解析 | 第32-34页 |
| ·译码结构的确定 | 第34-36页 |
| ·译码过程 | 第36-37页 |
| ·指令集的实现 | 第37-39页 |
| ·中断和异常处理的实现 | 第39-43页 |
| ·中断接口的实现 | 第39-40页 |
| ·中断的产生和检测 | 第40-43页 |
| ·时序的实现 | 第43-44页 |
| ·ARM7核访存时序 | 第743-43页 |
| ·ISS访存时序的实现 | 第43-44页 |
| ·协处理器的相关实现 | 第44-45页 |
| ·ARM的协处理器接口 | 第644-45页 |
| ·ISS中协处理器接口的实现 | 第45页 |
| ·与调试器的接口 | 第45-47页 |
| 第五章 总结 | 第47-51页 |
| ·经验总结 | 第47-48页 |
| ·支撑环境的不足和需要改进的部分 | 第48页 |
| ·验证 | 第48-51页 |
| 致谢 | 第51-52页 |
| 参考文献 | 第52-53页 |
| 附录相关概念的说明 | 第53页 |
