| 摘要 | 第1-9页 |
| Abstract | 第9-10页 |
| 第一章 绪论 | 第10-16页 |
| 1．1 数字通信 | 第10-12页 |
| 1．2 数字通信系统的性能指标 | 第12-14页 |
| 1．3 课题研究主要内容 | 第14-16页 |
| 第二章 数字复接原理 | 第16-21页 |
| 2．1 数字复接系统 | 第16-17页 |
| 2．2 数字复接体制 | 第17-18页 |
| 2．3 数字复接等级 | 第18-19页 |
| 2．4 数字复接的方式 | 第19-21页 |
| 第三章 分接系统设计方案 | 第21-34页 |
| 3．1 复接系统概述 | 第21页 |
| 3．2 分接系统总体方案概述 | 第21-23页 |
| 3．3 帧同步系统方案设计 | 第23-34页 |
| 3．3．1 概述 | 第23页 |
| 3．3．2 帧同步搜捕方法选择 | 第23-24页 |
| 3．3．3 帧同步码的插入方法 | 第24-25页 |
| 3．3．4 帧同步码长度选择 | 第25-26页 |
| 3．3．5 帧同步码的选择 | 第26-28页 |
| 3．3．6 帧结构 | 第28-29页 |
| 3．3．7 帧同步保护与搜捕校核措施 | 第29-30页 |
| 3．3．8 帧同步码保护/校核参数 | 第30-31页 |
| 3．3．9 帧同步建立与保持的过程 | 第31-32页 |
| 3．3．10 帧同步系统设计方案 | 第32-34页 |
| 第四章 分接系统硬件设计及实现 | 第34-47页 |
| 4．1 FPGA器件选用及电路设计 | 第34-40页 |
| 4．1．1 FPGA/CPLD器件特点 | 第34-35页 |
| 4．1．2 Virtex-Ⅱ系列芯片结构及芯片选用 | 第35-37页 |
| 4．1．3 Virtex-Ⅱ芯片配置模式 | 第37-38页 |
| 4．1．4 Virtex-Ⅱ配置流程 | 第38-39页 |
| 4．1．5 XC2V80/XC18V02配置电路 | 第39-40页 |
| 4．2 LVDS信号电路设计 | 第40-44页 |
| 4．2．1 LVDS电特性 | 第40-41页 |
| 4．2．2 LVDS典型接口电路 | 第41-42页 |
| 4．2．3 LVDS电平转换芯片 SN65LVDS31/32的设计 | 第42-44页 |
| 4．3 电源设计 | 第44-45页 |
| 4．4 系统硬件设计中需要注意的问题 | 第45-47页 |
| 第五章 分接系统 FPGA设计及实现 | 第47-60页 |
| 5．1 FPGA设计流程概述 | 第47-49页 |
| 5．2 分接系统的 FPGA设计 | 第49-59页 |
| 5．2．1 定时发生器单元设计及调试 | 第50-52页 |
| 5．2．2 帧同步系统设计及调试 | 第52-57页 |
| 5．2．3 比特分接单元设计及调试 | 第57-59页 |
| 5．3 分接模块例化 | 第59-60页 |
| 结束语 | 第60-61页 |
| 致谢 | 第61-62页 |
| 攻读硕士学位期间发表与撰写的论文 | 第62-63页 |
| 参考文献 | 第63页 |