首页--工业技术论文--自动化技术、计算机技术论文--计算技术、计算机技术论文--微型计算机论文--各种微型计算机论文--微处理机论文

高效的片上网络体系结构:核内路由

摘要第1-4页
Abstract第4-5页
目录第5-7页
图目录第7-8页
表目录第8-9页
第1章 绪论第9-15页
   ·多核处理器第9页
   ·片上网络概念第9-10页
   ·片上网络性能分析第10-12页
     ·拓扑结构第10-11页
     ·交换模式第11-12页
     ·流控制策略第12页
   ·研究难点第12-13页
   ·本文工作第13页
   ·论文结构第13-14页
   ·本章小结第14-15页
第2章 片上网络研究第15-25页
   ·NOC概念的提出第15-16页
   ·NOC上的流控制第16-17页
   ·NOC上的路由器第17-21页
     ·Buffer第18页
     ·路由算法第18-20页
     ·通路资源仲裁第20-21页
     ·其他研究第21页
   ·NOC上的能耗第21-22页
   ·NOC的模拟平台第22-23页
   ·核内路由的研究动机第23-24页
   ·本章小结第24-25页
第3章 核内路由体系结构第25-30页
   ·通用NOC体系结构第26-28页
   ·核内路由体系结构第28-29页
   ·对比分析第29页
   ·本章小结第29-30页
第4章 核内路由设计与优化第30-44页
   ·采用核内路由的网络面积第30页
   ·路由Buffer利用的研究第30-40页
     ·理论基础第30-33页
     ·网络注入的Buffer优化第33-34页
     ·网络退出的Buffer优化第34-36页
     ·网络退出率第36-37页
     ·性能参数初步分析第37-40页
   ·消除控制包的传输代价第40-43页
     ·理论基础第40-41页
     ·提前发送Head Flit第41-42页
     ·消除Tail Flit第42-43页
   ·本章小结第43-44页
第5章 模拟器实现第44-50页
   ·发送Buffer优化第45-46页
   ·退出Buffer优化第46页
   ·提前发送Head Flit优化第46-48页
   ·消除Tail Flit优化第48-49页
   ·本章小结第49-50页
第6章 实验与结果分析第50-60页
   ·核内路由的网络面积优化分析第50-51页
   ·实验参数第51-52页
   ·路由Buffer优化分析第52-55页
     ·注入Buffer优化性能分析第52-53页
     ·退出Buffer优化性能分析第53-55页
   ·消除控制包代价优化分析第55-57页
     ·提前发送Head Flit性能分析第55-56页
     ·消除Tail Flit性能分析第56-57页
   ·混合优化分析第57-59页
   ·本章小结第59-60页
第7章 总结与展望第60-62页
   ·总结第60页
   ·展望第60-62页
参考文献第62-67页
附录A:Full Workload Traffic Model第67-69页
 A.1 描述第67页
 A.2 使用的假设第67页
 A.3 FWT在Ring拓扑中的数据包特点第67-69页
作者简历第69-70页
致谢第70页

论文共70页,点击 下载论文
上一篇:二维动态可划分内存多核硬件支持
下一篇:基于MapReduce模型的并行计算平台的设计与实现