| 摘要 | 第1-7页 |
| ABSTRACT | 第7-13页 |
| 第一章 绪论 | 第13-23页 |
| ·锁相技术的发展 | 第13-15页 |
| ·国内外发展现况 | 第15-19页 |
| ·国外研究现状 | 第15-16页 |
| ·国内研究现状 | 第16页 |
| ·数字锁相环发展与研究现状 | 第16-19页 |
| ·课题研究的意义 | 第19-20页 |
| ·本论文所研究的主要内容 | 第20-23页 |
| 第二章 数字锁相环的原理 | 第23-47页 |
| ·模拟锁相环的基本原理 | 第23-34页 |
| ·锁相环各部分结构与数学描述 | 第25-31页 |
| ·锁相环的特点及应用 | 第31-34页 |
| ·数字锁相环的基本原理 | 第34-45页 |
| ·数字锁相环-鉴相器结构 | 第35-38页 |
| ·数字锁相环-环路滤波器结构 | 第38-42页 |
| ·数字锁相环-振荡器结构 | 第42-45页 |
| ·本章小结 | 第45-47页 |
| 第三章 基于FPGA的数字锁相电路设计 | 第47-51页 |
| ·系统工作原理 | 第47-48页 |
| ·主电路设计 | 第48-49页 |
| ·数字鉴相器的设计 | 第48页 |
| ·数字环路滤波器的设计 | 第48页 |
| ·数字振荡器的设计 | 第48-49页 |
| ·分频器的设计 | 第49页 |
| ·自动变模控制电路的设计 | 第49页 |
| ·本章小结 | 第49-51页 |
| 第四章 基于VHDL的全数字锁相环的实现 | 第51-67页 |
| ·VHDL介绍 | 第51-55页 |
| ·VHDL设计工具 | 第55-57页 |
| ·Quartus II简介 | 第55-57页 |
| ·主电路模块 | 第57-65页 |
| ·数字鉴相器模块 | 第57-59页 |
| ·K变模可逆计数器模块 | 第59-61页 |
| ·振荡器模块 | 第61-63页 |
| ·分频器模块 | 第63-64页 |
| ·计算K值模块 | 第64页 |
| ·自动变模控制模块 | 第64-65页 |
| ·本章小结 | 第65-67页 |
| 第五章 基于EP2C8Q208的数字锁相环的仿真与验证. | 第67-77页 |
| ·Ateral公司的Cyelone Ⅱ EP2C8Q208芯片 | 第67-70页 |
| ·PLL模块 | 第69-70页 |
| ·全数字锁相环的顶层全局设计 | 第70-72页 |
| ·全数字锁相环的仿真结果 | 第72-75页 |
| ·FPGA试验结果 | 第75页 |
| ·本章小结 | 第75-77页 |
| 第六章 结论 | 第77-79页 |
| 参考文献 | 第79-81页 |
| 致谢 | 第81-83页 |
| 研究成果及发表的学术论文 | 第83-85页 |
| 作者及导师简介 | 第85页 |