| 摘要 | 第1-5页 |
| Abstract | 第5-14页 |
| 第一章 绪论 | 第14-18页 |
| ·课题背景 | 第14-16页 |
| ·硬盘加密技术概述 | 第14-15页 |
| ·硬盘接口技术概述 | 第15-16页 |
| ·课题主要研究工作 | 第16页 |
| ·论文结构及内容安排 | 第16-18页 |
| 第二章 Serial ATA2.0 协议 | 第18-28页 |
| ·ATA 协议概述 | 第18-20页 |
| ·Parallel ATA 的局限 | 第18-19页 |
| ·Serial ATA 的优势 | 第19页 |
| ·PATA 与SATA 的链接差异 | 第19-20页 |
| ·SATA 接口的电气特性 | 第20-21页 |
| ·SATA 2.0 协议体系结构 | 第21-27页 |
| ·物理层 | 第21-24页 |
| ·链路层 | 第24-26页 |
| ·传输层 | 第26-27页 |
| ·应用层 | 第27页 |
| ·本章小结 | 第27-28页 |
| 第三章 SATA 2.0 加密桥接口设计 | 第28-40页 |
| ·系统的应用环境 | 第28-29页 |
| ·原语交互方式的研究 | 第29-30页 |
| ·直接传输的弊端 | 第29页 |
| ·存储转发的局限 | 第29-30页 |
| ·虚拟主从的优势 | 第30页 |
| ·帧传输方式的研究 | 第30-32页 |
| ·配置帧传输方式 | 第31页 |
| ·非加密帧传输方式 | 第31-32页 |
| ·加密帧传输方式 | 第32页 |
| ·RocketIO GTP 收发器 | 第32-33页 |
| ·SATA PHY | 第33-37页 |
| ·结构框图 | 第33-34页 |
| ·OOB 控制单元 | 第34-36页 |
| ·速度调节单元 | 第36-37页 |
| ·加密桥接口IP 结构设计 | 第37-39页 |
| ·结构框图 | 第37-38页 |
| ·物理层接口单元 | 第38页 |
| ·接收通道 | 第38页 |
| ·发送通道 | 第38页 |
| ·控制单元 | 第38-39页 |
| ·数据处理单元 | 第39页 |
| ·加密接口单元 | 第39页 |
| ·本章小结 | 第39-40页 |
| 第四章 SATA 2.0 加密桥控制器逻辑电路设计 | 第40-76页 |
| ·数字逻辑设计 | 第40-42页 |
| ·模块划分 | 第40页 |
| ·控制通路与数据通路 | 第40-42页 |
| ·加密桥控制器内部模块划分 | 第42-43页 |
| ·加密桥控制器详细设计 | 第43-71页 |
| ·接收通道逻辑设计 | 第43-51页 |
| ·发送通道逻辑设计 | 第51-56页 |
| ·控制单元逻辑设计 | 第56-71页 |
| ·链路层与物理层间转换逻辑设计 | 第71-75页 |
| ·接口转换逻辑 | 第71-72页 |
| ·SPI3 接口逻辑设计 | 第72-74页 |
| ·Link 层接口逻辑设计 | 第74页 |
| ·功能仿真 | 第74-75页 |
| ·本章小结 | 第75-76页 |
| 第五章 SATA 2.0 加密桥控制器的验证与仿真 | 第76-87页 |
| ·验证基本原理 | 第76-78页 |
| ·验证定义 | 第76-77页 |
| ·验证手段 | 第77页 |
| ·验证工具 | 第77-78页 |
| ·加密桥控制器验证平台架构 | 第78-80页 |
| ·验证环境 | 第78-79页 |
| ·验证平台结构 | 第79-80页 |
| ·总线功能模型 | 第80-83页 |
| ·模拟PIU 物理层接口时序 | 第80-81页 |
| ·模拟DPM 基本接口时序 | 第81-83页 |
| ·规格验证举例 | 第83-86页 |
| ·本章小结 | 第86-87页 |
| 第六章 SATA2.0 加密桥控制器的FPGA 测试 | 第87-94页 |
| ·FPGA 测试环境 | 第87-88页 |
| ·FPGA 硬件测试平台 | 第88页 |
| ·FPGA 测试结果 | 第88-93页 |
| ·帧传输和原语交互 | 第88-91页 |
| ·文件传输 | 第91-93页 |
| ·本章小结 | 第93-94页 |
| 第七章 结束语 | 第94-95页 |
| ·全文总结及主要贡献 | 第94页 |
| ·下一步工作和未来研究方向 | 第94-95页 |
| 致谢 | 第95-96页 |
| 参考文献 | 第96-98页 |
| 个人简历 | 第98-99页 |
| 攻读硕士学位期间的研究成果 | 第99-100页 |
