基于FPGA物理级的鲁棒芯核水印算法
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第12-18页 |
| 1.1 研究背景和意义 | 第12-13页 |
| 1.2 国内外研究现状 | 第13-16页 |
| 1.3 主要研究内容 | 第16页 |
| 1.4 本文的组织结构 | 第16-18页 |
| 第2章 数字芯核保护技术 | 第18-31页 |
| 2.1 数字芯核水印技术 | 第18-25页 |
| 2.1.1 芯核的概念 | 第18-20页 |
| 2.1.2 数字芯核水印的概念和特点 | 第20-23页 |
| 2.1.3 数字芯核水印检测技术 | 第23-25页 |
| 2.2 FPGA概述 | 第25-30页 |
| 2.2.1 FPGA的基本结构 | 第26-28页 |
| 2.2.2 FPGA设计流程与环境 | 第28-30页 |
| 2.3 本章小结 | 第30-31页 |
| 第3章 基于比特流文件的鲁棒芯核水印算法 | 第31-42页 |
| 3.1 引言 | 第31-32页 |
| 3.2 相关水印技术 | 第32-35页 |
| 3.2.1 水印生成原理 | 第32-33页 |
| 3.2.2 互连互通原则 | 第33-34页 |
| 3.2.3 双重水印映射关系及可重构模型 | 第34-35页 |
| 3.3 鲁棒芯核水印算法 | 第35-38页 |
| 3.3.1 水印预处理 | 第35-36页 |
| 3.3.2 水印嵌入过程 | 第36-37页 |
| 3.3.3 水印提取过程 | 第37-38页 |
| 3.4 实验结果分析与比较 | 第38-41页 |
| 3.4.1 抗移除攻击 | 第38-40页 |
| 3.4.2 资源开销 | 第40-41页 |
| 3.5 本章小结 | 第41-42页 |
| 第4章 基于网表结构的鲁棒芯核水印算法 | 第42-52页 |
| 4.1 引言 | 第42页 |
| 4.2 移位寄存器实现LUT功能 | 第42-44页 |
| 4.3 基于网表结构的芯核水印过程 | 第44-47页 |
| 4.3.1 水印预处理 | 第44-45页 |
| 4.3.2 水印嵌入过程 | 第45-47页 |
| 4.3.3 水印提取过程 | 第47页 |
| 4.4 实验结果分析与比较 | 第47-51页 |
| 4.4.1 电路功能仿真分析 | 第48页 |
| 4.4.2 物理布局分析 | 第48-49页 |
| 4.4.3 抗攻击性能分析 | 第49-51页 |
| 4.5 本章小结 | 第51-52页 |
| 结论 | 第52-54页 |
| 参考文献 | 第54-59页 |
| 附录A 攻读学位期间发表的学术论文 | 第59-60页 |
| 附录B 攻读学位期间参加的科研项目 | 第60-61页 |
| 致谢 | 第61页 |
