| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第1章 绪论 | 第8-11页 |
| 1.1 研究背景 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-10页 |
| 1.3 论文各章节组织结构 | 第10-11页 |
| 第2章 电域限幅的二维OCDMA电子编解码器研究与设计 | 第11-34页 |
| 2.1 非相干OCDMA系统基本原理 | 第11页 |
| 2.2 OCDMA关键技术 | 第11-15页 |
| 2.2.1 地址码理论 | 第12-13页 |
| 2.2.2 编解码器技术 | 第13-14页 |
| 2.2.3 多址干扰抑制技术 | 第14-15页 |
| 2.3 经典的OCDMA编解码方案 | 第15-23页 |
| 2.3.1 一维OCDMA编解码器 | 第15-19页 |
| 2.3.2 二维OCDMA编解码器 | 第19-21页 |
| 2.3.3 电域编解码器 | 第21-23页 |
| 2.4 电域限幅的二维OCDMA电子编解码器设计 | 第23-26页 |
| 2.4.1 电域限幅的二维OCDMA电子编码器结构及数学模型 | 第23-25页 |
| 2.4.2 电域限幅的二维OCDMA电子解码器结构及数学模型 | 第25-26页 |
| 2.5 电域限幅二维OCDMA电子编解码器系统仿真 | 第26-32页 |
| 2.5.1 基于Optisystem13.0的系统仿真 | 第26-27页 |
| 2.5.2 仿真结果与分析 | 第27-32页 |
| 2.6 MAI抑制分析 | 第32-33页 |
| 2.7 本章小结 | 第33-34页 |
| 第3章 可变址的电域限幅二维OCDMA电子编解码器FPGA设计 | 第34-52页 |
| 3.1 FPGA概述 | 第34-35页 |
| 3.2 可变址编解码器逻辑模型搭建与verilog实现 | 第35-42页 |
| 3.2.1 编码器FPGA逻辑模型搭建 | 第35-40页 |
| 3.2.2 解码器FPGA逻辑模型搭建 | 第40-42页 |
| 3.3 FPGA实现与综合仿真 | 第42-44页 |
| 3.4 上板验证与光传输系统实验 | 第44-51页 |
| 3.4.1 实验平台和设备介绍 | 第44-46页 |
| 3.4.2 GTX收发器简介 | 第46-48页 |
| 3.4.3 实验方案 | 第48-49页 |
| 3.4.4 实验结果及分析 | 第49-51页 |
| 3.5 本章小结 | 第51-52页 |
| 第4章 纠错编码在OCDMA系统的应用 | 第52-62页 |
| 4.1 卷积编码器的FPGA设计与实现 | 第52-53页 |
| 4.2 viterbi译码器的FPGA设计与实现 | 第53-58页 |
| 4.2.1 Viterbi解码算法 | 第54页 |
| 4.2.2 Viterbi解码器设计与实现 | 第54-58页 |
| 4.2.3 Viterbi译码模块仿真 | 第58页 |
| 4.3 基于卷积码译码的OCDMA编解码器 | 第58-61页 |
| 4.4 本章小结 | 第61-62页 |
| 第5章 总结与展望 | 第62-65页 |
| 5.1 总结 | 第62-63页 |
| 5.2 技术创新点 | 第63页 |
| 5.3 研究展望 | 第63-65页 |
| 参考文献 | 第65-68页 |
| 攻读硕士学位期间的研究成果 | 第68-69页 |
| 致谢 | 第69-70页 |
