基于C-RAN数字前端系统的下行基带处理方案研究及实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略词表 | 第13-14页 |
| 第一章 绪论 | 第14-18页 |
| 1.1 C-RAN背景及研究意义 | 第14-15页 |
| 1.2 国内外研究现状 | 第15-17页 |
| 1.3 本文主要内容与结构 | 第17-18页 |
| 第二章C-RAN数字前端系统相关技术分析 | 第18-32页 |
| 2.1 LTE下行基带模块原理与算法 | 第18-21页 |
| 2.1.1 LTE物理层基本概念 | 第18-19页 |
| 2.1.2 LTE物理层通用处理流程 | 第19-21页 |
| 2.2 C-RAN数字前端系统架构 | 第21-31页 |
| 2.2.1 系统框架 | 第23-26页 |
| 2.2.2 下行链路的传输机制 | 第26-27页 |
| 2.2.3 OAI软件架构 | 第27-29页 |
| 2.2.4 系统高速接 | 第29-31页 |
| 2.3 本章小结 | 第31-32页 |
| 第三章 下行基带模块软硬件划分方案研究 | 第32-44页 |
| 3.1 下行基带模块划分方案分析 | 第32-34页 |
| 3.1.1 时频域划分方案 | 第32-33页 |
| 3.1.2 信道划分方案 | 第33-34页 |
| 3.2 下行基带关键模块性能比较 | 第34-43页 |
| 3.2.1 Turbo编码 | 第34-39页 |
| 3.2.2 基于SVD的预编码 | 第39-43页 |
| 3.3 本章小结 | 第43-44页 |
| 第四章C-RAN数字前端系统下行基带处理实现 | 第44-69页 |
| 4.1 FPGA及其开发流程介绍 | 第44-46页 |
| 4.1.1 FPGA概述 | 第44页 |
| 4.1.2 FPGA的开发流程 | 第44-46页 |
| 4.2 下行基带处理FPGA实现 | 第46-68页 |
| 4.2.1 数据包包头解析 | 第48-49页 |
| 4.2.2 信道信号存取 | 第49-56页 |
| 4.2.3 辅助信号生成 | 第56-58页 |
| 4.2.4 天线映射 | 第58-63页 |
| 4.2.5 时域数据处理 | 第63-68页 |
| 4.3 本章小结 | 第68-69页 |
| 第五章C-RAN数字前端系统的验证与测试 | 第69-76页 |
| 5.1 实现平台及测试指标 | 第69-70页 |
| 5.2 测试方案及功能仿真 | 第70-73页 |
| 5.3 板级测试及性能分析 | 第73-75页 |
| 5.4 本章小结 | 第75-76页 |
| 第六章 总结与展望 | 第76-78页 |
| 6.1 工作总结 | 第76-77页 |
| 6.2 下一步展望 | 第77-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-82页 |
| 个人简历以及攻读硕士学位期间的研究成果 | 第82-83页 |
