| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 缩略词表 | 第13-14页 |
| 第一章 绪论 | 第14-21页 |
| 1.1 研究背景 | 第14-15页 |
| 1.2 国内外研究现状 | 第15-20页 |
| 1.2.1 基于无线Mesh网络的TDMA调度算法 | 第15-16页 |
| 1.2.2 基于无线Mesh网络的网络编码技术 | 第16-17页 |
| 1.2.3 低时延无线Mesh网络研究现状 | 第17-20页 |
| 1.3 本文的结构安排 | 第20-21页 |
| 第二章 无线Mesh网络时延理论分析 | 第21-30页 |
| 2.1 无线Mesh网络概述 | 第21-22页 |
| 2.2 基于TDMA的无线Mesh网络节点时延分析 | 第22-25页 |
| 2.2.1 无线Mesh网络节点时延总体分析 | 第22-23页 |
| 2.2.2 系统负荷和时隙分配位置对节点时延的影响 | 第23-25页 |
| 2.3 无线Mesh网络端到端时延分析 | 第25-29页 |
| 2.3.1 无线Mesh网络端到端时延模型 | 第26页 |
| 2.3.2 传输跳数对网络端到端时延的影响 | 第26-28页 |
| 2.3.3 流量分布对网络端到端时延的影响 | 第28-29页 |
| 2.4 本章小结 | 第29-30页 |
| 第三章 动态最小帧长均匀时隙分配协议DMFUSAP | 第30-54页 |
| 3.1 传统时隙分配协议的不足 | 第30-31页 |
| 3.2 时隙随机分布下不同帧长的时延分析 | 第31-33页 |
| 3.3 改进的动态最小帧长均匀时隙分配协议 | 第33-48页 |
| 3.3.1 避免竞争冲突的帧结构 | 第33-35页 |
| 3.3.2 基于二叉树的时隙管理结构 | 第35-38页 |
| 3.3.3 DMFUSAP协议流程 | 第38-47页 |
| 3.3.4 协议算法复杂度分析 | 第47-48页 |
| 3.4 仿真与性能分析 | 第48-52页 |
| 3.5 本章小结 | 第52-54页 |
| 第四章 低时延编码感知路由协议LDCAR | 第54-75页 |
| 4.1 传统网络编码路由的不足 | 第54页 |
| 4.2 网络编码对编码节点时延的影响分析 | 第54-59页 |
| 4.2.1 网络编码基本拓扑结构 | 第55-57页 |
| 4.2.2 编码节点的可用带宽分析 | 第57-58页 |
| 4.2.3 编码节点时延分析 | 第58-59页 |
| 4.3 改进的低时延编码感知路由LDCAR | 第59-71页 |
| 4.3.1 编码节点及其基本拓扑结构 | 第59-61页 |
| 4.3.2 LDCAR协议流程 | 第61-70页 |
| 4.3.3 协议算法复杂度分析 | 第70-71页 |
| 4.4 仿真与性能分析 | 第71-74页 |
| 4.5 本章小结 | 第74-75页 |
| 第五章 基于SoC的无线Mesh节点系统实现与性能分析 | 第75-94页 |
| 5.1 节点系统实现方案选择 | 第75-76页 |
| 5.2 节点系统总体结构及实现平台选择 | 第76-78页 |
| 5.2.1 节点系统总体结构 | 第76-77页 |
| 5.2.2 实现平台选择 | 第77-78页 |
| 5.3 节点系统关键模块设计与仿真验证 | 第78-90页 |
| 5.3.1 NIOS处理器可配置寄存器设计 | 第78-80页 |
| 5.3.2 物理层接.设计与验证 | 第80-84页 |
| 5.3.3 MAC控制状态机设计与验证 | 第84-88页 |
| 5.3.4 网络控制状态机设计与验证 | 第88-90页 |
| 5.4 测试结果与性能分析 | 第90-92页 |
| 5.5 本章小结 | 第92-94页 |
| 第六章 总结与展望 | 第94-96页 |
| 6.1 工作总结 | 第94-95页 |
| 6.2 研究展望 | 第95-96页 |
| 致谢 | 第96-97页 |
| 参考文献 | 第97-101页 |
| 个人简历及攻读硕士期间的研究成果 | 第101-102页 |
