摘要 | 第3-4页 |
Abstract | 第4页 |
第一章 绪论 | 第7-11页 |
1.1 研究背景及意义 | 第7页 |
1.2 SAR 图像处理技术的发展 | 第7-8页 |
1.3 DSP 技术的发展 | 第8-10页 |
1.3.1 DSP 简介 | 第8-9页 |
1.3.2 DSP 的发展历史 | 第9-10页 |
1.4 论文的主要工作及整体框架结构 | 第10-11页 |
第二章 SAR 图像并行处理技术 | 第11-17页 |
2.1 基于图像块的统计相似性度量的 SAR 图像去噪算法 | 第11-13页 |
2.1.1 基于像素的统计相似性度量 | 第11-13页 |
2.1.2 基于图像块的期望滤波器与冗余字典 | 第13页 |
2.2 图像并行处理平台 | 第13-15页 |
2.2.1 基于 GPU 的图像并行处理 | 第14页 |
2.2.2 基于集群的图像并行处理 | 第14页 |
2.2.3 基于 FPGA 的图像并行处理 | 第14-15页 |
2.3 本章小结 | 第15-17页 |
第三章 USB 转多路 Link Port 接口电路设计 | 第17-31页 |
3.1 CY7C68013A 芯片介绍 | 第17-18页 |
3.2 XC3S500E 芯片介绍 | 第18-20页 |
3.3 基于 FPGA 的 USB 转多路 LinkPort 接口电路的硬件设计 | 第20-22页 |
3.3.1 CY7C68013A 的电源、时钟、复位及配置部分 | 第20-21页 |
3.3.2 CY7C68013A 与 FPGA 的接口部分 | 第21页 |
3.3.3 XC3S500E 电源,时钟及配置部分 | 第21-22页 |
3.3.4 Link Port 接口电路部分 | 第22页 |
3.4 CY7C68013A 芯片的固件程序 | 第22-25页 |
3.4.1 CY7C68013A 的上电枚举 | 第23页 |
3.4.2 CY7C68013A 的固件程序加载方式 | 第23-24页 |
3.4.3 CY7C68013A 芯片的固件程序流程 | 第24-25页 |
3.5 XC3S500E 中接口转换程序 | 第25-29页 |
3.5.1 USB 转多路 LinkPort 接口模块总体结构 | 第25-26页 |
3.5.2 USB 数据转存单元 | 第26页 |
3.5.3 下行数据读取单元 | 第26页 |
3.5.4 下行数据解析单元 | 第26-27页 |
3.5.5 N 个下行 FIFO 单元 | 第27页 |
3.5.6 N 个下行 Link Port 单元 | 第27-28页 |
3.5.7 N 个上行 Link Port 单元 | 第28-29页 |
3.5.8 N 个上行 FIFO 单元 | 第29页 |
3.5.9 上行数据写入单元 | 第29页 |
3.5.10 状态机单元 | 第29页 |
3.6 实验结果分析 | 第29-30页 |
3.7 本章小结 | 第30-31页 |
第四章 基于 SAR 图像处理板的去噪算法的实现与优化 | 第31-47页 |
4.1 ADSP-TS201 芯片介绍 | 第31-33页 |
4.1.1 ADSP-TS201 的内核结构 | 第31-32页 |
4.1.2 ADSP-TS201 的总线接口 | 第32-33页 |
4.2 ADSP-TS201 的 SAR 图像处理板的硬件结构 | 第33-38页 |
4.2.1 电源、时钟及 JTAG 部分 | 第34页 |
4.2.2 Link Port 接口电路部分 | 第34-36页 |
4.2.3 ADSP-TS201 的启动引导 | 第36-37页 |
4.2.4 存储器部分 | 第37-38页 |
4.3 基于图像块相似性度量 SAR 图像去噪算法在 DSP 上的实现 | 第38-41页 |
4.3.1 算法结构分析 | 第38-39页 |
4.3.2 去噪算法在 DSP 中的实现 | 第39-41页 |
4.4 基于图像块相似性 SAR 图像去噪算法在 DSP 上的优化 | 第41-44页 |
4.4.1 存储空间的优化 | 第41-42页 |
4.4.2 减少重复计算 | 第42-43页 |
4.4.3 参数固定化 | 第43页 |
4.4.4 循环的优化 | 第43页 |
4.4.5 分支跳转优化 | 第43-44页 |
4.5 实验结果分析 | 第44-46页 |
4.5.1 模拟 SAR 图像去噪实验结果与分析 | 第44-45页 |
4.5.2 真实 SAR 图像去噪实验结果与分析 | 第45-46页 |
4.6 本章小结 | 第46-47页 |
第五章 SAR 图像并行处理系统及去噪算法的并行实现 | 第47-63页 |
5.1 SAR 图像并行处理系统的整体结构 | 第47-50页 |
5.1.1 图像并行处理结构设计 | 第47-49页 |
5.1.2 SAR 图像并行处理系统结构方案 | 第49-50页 |
5.2 数据传输协议 | 第50-55页 |
5.2.1 数据传输的流程 | 第50-52页 |
5.2.2 下行数据传输时的帧结构 | 第52-54页 |
5.2.3 上行数据传输时的帧结构 | 第54-55页 |
5.3 系统的软件流程 | 第55-59页 |
5.3.1 上位机软件流程 | 第55-57页 |
5.3.2 SAR 图像处理板中软件流程 | 第57-59页 |
5.4 实验结果的对比和分析 | 第59-62页 |
5.4.1 模拟 SAR 图像去噪实验结果与分析 | 第60-61页 |
5.4.2 真实 SAR 图像去噪实验结果与分析 | 第61-62页 |
5.5 本章小结 | 第62-63页 |
第六章 总结与展望 | 第63-65页 |
6.1 总结 | 第63-64页 |
6.2 展望 | 第64-65页 |
致谢 | 第65-67页 |
参考文献 | 第67-73页 |
硕士期间科研成果 | 第73-74页 |