基于FPGA+ARM的GPS/BDⅡ接收机设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 缩略词表 | 第15-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 研究概述 | 第16页 |
| 1.2 研究状况 | 第16-18页 |
| 1.3 本文的主要内容及结构 | 第18-20页 |
| 第二章 卫星导航定位原理与接收机总体设计 | 第20-55页 |
| 2.1 导航系统定位原理 | 第20-21页 |
| 2.2 导航信号结构 | 第21-25页 |
| 2.2.1 扩频码 | 第22-23页 |
| 2.2.2 导航数据码 | 第23-25页 |
| 2.3 捕获原理及算法设计 | 第25-36页 |
| 2.3.1 扩频码相位粗估计 | 第25-26页 |
| 2.3.2 多普勒频移 | 第26-27页 |
| 2.3.3 搜索过程 | 第27-29页 |
| 2.3.4 捕获流程 | 第29-32页 |
| 2.3.5 捕获算法改进 | 第32-36页 |
| 2.4 跟踪原理及算法设计 | 第36-45页 |
| 2.4.1 跟踪环路 | 第36页 |
| 2.4.2 扩频码跟踪环路 | 第36-39页 |
| 2.4.3 载波跟踪环 | 第39-42页 |
| 2.4.4 环路滤波器 | 第42-45页 |
| 2.5 数据码同步算法 | 第45-46页 |
| 2.5.1 数据码比特同步 | 第45-46页 |
| 2.5.2 导航电文帧结构 | 第46页 |
| 2.6 导航电文解析 | 第46-47页 |
| 2.7 定位导航算法 | 第47-51页 |
| 2.7.1 时间信息的计算 | 第47-49页 |
| 2.7.2 卫星位置和速度的计算 | 第49-50页 |
| 2.7.3 用户速度的计算 | 第50-51页 |
| 2.8 双模定位所需转换 | 第51-52页 |
| 2.8.1 坐标系统的转换 | 第51页 |
| 2.8.2 时间参考系转换 | 第51-52页 |
| 2.9 基于FPGA+ARM的接收机概述 | 第52-54页 |
| 2.9.1 FPGA与ARM分工 | 第52页 |
| 2.9.2 FPGA部分逻辑结构 | 第52-53页 |
| 2.9.3 ARM部分程序结构 | 第53-54页 |
| 2.10小结 | 第54-55页 |
| 第三章 系统硬件设计与实现 | 第55-65页 |
| 3.1 卫星导航天线 | 第55-56页 |
| 3.2 低噪声放大器与声表面滤波器 | 第56-57页 |
| 3.2.1 低噪声放大器 | 第56-57页 |
| 3.2.2 声表面滤波器 | 第57页 |
| 3.3 卫星导航射频前端集成芯片 | 第57-58页 |
| 3.4 射频前端总结 | 第58页 |
| 3.5 FPGA选型与电路设计 | 第58-61页 |
| 3.6 处理器选型 | 第61-64页 |
| 3.7 本章小结 | 第64-65页 |
| 第四章 FPGA部分功能设计与实现 | 第65-80页 |
| 4.1 捕获模块的FPGA实现 | 第65-71页 |
| 4.1.1 捕获所需各个小模块的FPGA实现 | 第65-69页 |
| 4.1.2 捕获模块控制逻辑的FPGA实现 | 第69-71页 |
| 4.2 捕获模块的板级测试 | 第71-72页 |
| 4.3 跟踪模块的FPGA实现 | 第72-76页 |
| 4.3.1 延迟扩频码发生器 | 第72页 |
| 4.3.2 鉴相器及鉴频器 | 第72-76页 |
| 4.4 跟踪模块的板级测试 | 第76-78页 |
| 4.4.1 GPS跟踪测试 | 第76-77页 |
| 4.4.2 GEO跟踪测试 | 第77页 |
| 4.4.3 MEO跟踪测试 | 第77-78页 |
| 4.5 FPGA与ARM接.逻辑 | 第78-79页 |
| 4.6 小节 | 第79-80页 |
| 第五章 ARM部分功能设计实现与测试 | 第80-97页 |
| 5.1 同步、电文解析及定位解算在ARM中的实现 | 第80-81页 |
| 5.1.1 位同步及帧同步的实现 | 第80-81页 |
| 5.1.2 电文解析的实现 | 第81页 |
| 5.2 多通道程序设计与实现 | 第81-84页 |
| 5.2.1 通道初始化 | 第81-82页 |
| 5.2.2 捕获及跟踪外部中断函数处理流程 | 第82-83页 |
| 5.2.3 定位定时中断函数处理流程 | 第83-84页 |
| 5.3 NMEA‐0183信息生成 | 第84-86页 |
| 5.3.1 NMEA语句规范 | 第84-85页 |
| 5.3.2 NMEA语句生成与发送 | 第85-86页 |
| 5.4 板级测试 | 第86-96页 |
| 5.4.1 单通道测试 | 第86-89页 |
| 5.4.2 多通道测试 | 第89-95页 |
| 5.4.3 测试结果分析 | 第95-96页 |
| 5.5 本章小节 | 第96-97页 |
| 第六章 结束语 | 第97-98页 |
| 致谢 | 第98-99页 |
| 参考文献 | 第99-101页 |
| 个人简历、攻硕期间取得的研究成果 | 第101-102页 |
