| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第8-22页 |
| 1.1 研究起源： 暗硅时代的挑战 | 第8-9页 |
| 1.2 处理器架构简介 | 第9-15页 |
| 1.2.1 处理器架构的基础 | 第9-10页 |
| 1.2.2 处理器架构的发展 | 第10-13页 |
| 1.2.3 处理器架构发展现状 | 第13-15页 |
| 1.3 电路中功耗及低功耗设计方法 | 第15-20页 |
| 1.3.1 电路中的功耗 | 第15-17页 |
| 1.3.2 低功耗设计方法 | 第17-20页 |
| 1.4 本文主要研究内容 | 第20-22页 |
| 第2章 技术基础与相关研究 | 第22-34页 |
| 2.1 电源门控技术简介与发展趋势 | 第22-26页 |
| 2.1.1 电源门控技术电路结构 | 第22页 |
| 2.1.2 电源门控技术工作原理及限制 | 第22-23页 |
| 2.1.3 电源门控技术相关研究 | 第23-26页 |
| 2.2 VLIW处理器基础 | 第26-28页 |
| 2.2.1 VLIW处理器的结构特点 | 第26-28页 |
| 2.2.2 VLIW处理器的功耗来源 | 第28页 |
| 2.3 编译器作用 | 第28-30页 |
| 2.3.1 普通编译器的工作过程 | 第28-29页 |
| 2.3.2 ILP处理器的编译器的优化过程 | 第29-30页 |
| 2.4 研究基础 | 第30-34页 |
| 2.4.1 PGRF-VLIW处理器硬件架构 | 第30-31页 |
| 2.4.2 编译器在DCCS算法中的作用 | 第31页 |
| 2.4.3 DCCS算法 | 第31-34页 |
| 第3章 编译器导向低功耗并行度调变算法概述 | 第34-48页 |
| 3.1 编译器导向并行度调变算法基本概念 | 第34-35页 |
| 3.2 并行度调变算法的动机和面临的挑战 | 第35-37页 |
| 3.2.1 并行度调变算法的动机 | 第35-37页 |
| 3.2.2 并行度调变算法面临的挑战 | 第37页 |
| 3.3 编译器导向低功耗并行度调变算法 | 第37-47页 |
| 3.3.1 能量模型 | 第38-43页 |
| 3.3.2 程序切割阶段 | 第43-45页 |
| 3.3.3 设置各PGR并行度阶段算法 | 第45-46页 |
| 3.3.4 跨函数切割算法 | 第46-47页 |
| 3.4 编译器整个优化过程的复杂度分析 | 第47-48页 |
| 第4章 硬件结构设设计 | 第48-52页 |
| 4.1 应用电源门控技术的寄存器单元基本概念 | 第48-49页 |
| 4.2 应用电源门控技术的寄存器单元的功耗 | 第49-50页 |
| 4.3 电源门控技术的控制实现 | 第50-52页 |
| 第5章 实验结果 | 第52-62页 |
| 5.1 估算方案 | 第52-53页 |
| 5.1.1 LLVM编译器实验平台的搭建 | 第53页 |
| 5.2 并行度调变算法节能效果分析 | 第53-56页 |
| 5.2.1 程序自身并行度差异明显 | 第55页 |
| 5.2.2 执行不同的PGRs硬件状态转换的额外耗能很低 | 第55-56页 |
| 5.3 CPAAP算法的优势 | 第56-60页 |
| 5.3.1 状态转换过程中额外耗能较低 | 第56-58页 |
| 5.3.2 状态转换额外耗能对循环级节能效果影响不大 | 第58-60页 |
| 5.4 本章总结 | 第60-62页 |
| 第6章 总结与展望 | 第62-64页 |
| 6.1 总结 | 第62页 |
| 6.2 展望 | 第62-64页 |
| 参考文献 | 第64-68页 |
| 附录 | 第68-72页 |
| 发表论文和参加科研情况说明 | 第72-74页 |
| 致谢 | 第74-75页 |