原创性声明 | 第2页 |
关于学位论文使用授权的声明 | 第2-3页 |
目录 | 第3-7页 |
内容摘要 | 第7-9页 |
ABSTRACT | 第9-10页 |
第一章 绪论 | 第11-13页 |
1.1 论文的研究背景、目的和意义 | 第11-12页 |
1.2 论文的结构和主要内容 | 第12-13页 |
第二章 SoC的验证 | 第13-35页 |
2.1 什么是验证 | 第13-18页 |
2.1.1 验证的定义 | 第13-14页 |
2.1.2 设计过程中的人为因素 | 第14-16页 |
2.1.3 功能验证 | 第16-17页 |
2.1.4 验证面临的新挑战 | 第17-18页 |
2.2 验证工具 | 第18-22页 |
2.2.1 Linting tool | 第18-19页 |
2.2.2 仿真器 | 第19-20页 |
2.2.3 波形观察器 | 第20-21页 |
2.2.4 代码覆盖率 | 第21-22页 |
2.3 可供选用的验证技术 | 第22-28页 |
2.3.1 仿真技术 | 第22-25页 |
2.3.2 静态技术 | 第25页 |
2.3.3 形式验证 | 第25-27页 |
2.3.4 物理验证与分析技术 | 第27-28页 |
2.4 常用的验证策略 | 第28-32页 |
2.4.1 自顶向下的验证流程 | 第28-29页 |
2.4.2 自底向上的验证流程 | 第29-30页 |
2.4.3 基于平台的验证流程 | 第30-31页 |
2.4.4 基于系统接口驱动的验证流程 | 第31-32页 |
2.5 验证计划的建立 | 第32-35页 |
2.5.1 验证计划的制定 | 第32页 |
2.5.2 验证的层次 | 第32-35页 |
第三章 FPGA及其设计流程 | 第35-41页 |
3.1 FPGA器件的发展与应用 | 第35-36页 |
3.2 FPGA的设计流程 | 第36-41页 |
3.2.1 设计说明 | 第37页 |
3.2.2 设计输入 | 第37页 |
3.2.3 设计综合 | 第37-38页 |
3.2.4 仿真验证 | 第38页 |
3.2.5 设计实现 | 第38-39页 |
3.2.6 时序分析 | 第39-40页 |
3.2.7 下载验证 | 第40-41页 |
第四章 基于FPGA的SoC原型验证方法 | 第41-54页 |
4.1 FPGA实现SoC验证的基本技术 | 第41-42页 |
4.1.1 系统集成 | 第41页 |
4.1.2 系统存储 | 第41-42页 |
4.1.3 系统时序 | 第42页 |
4.1.4 系统接口 | 第42页 |
4.2 FPGA原型验证 | 第42-46页 |
4.2.1 FPGA原型验证优势 | 第43-44页 |
4.2.2 FPGA原型验证过程描述 | 第44-45页 |
4.2.3 FPGA原型验证的局限性 | 第45-46页 |
4.3 从SoC到FPGA的移植技术 | 第46-47页 |
4.3.1 修改存储单元 | 第46页 |
4.3.2 修改时钟 | 第46页 |
4.3.3 增加计算部分的流水 | 第46页 |
4.3.4 减小数据总线延时 | 第46-47页 |
4.3.5 增强扇出 | 第47页 |
4.3.6 调整时序 | 第47页 |
4.4 SignalTapⅡ在FPGA原型验证中的应用 | 第47-50页 |
4.4.1 SignalTapⅡ的特点及使用 | 第47-48页 |
4.4.2 设置SignalTapⅡ文件的基本流程 | 第48-50页 |
4.5 多片FPGA验证SoC的探讨 | 第50-54页 |
4.5.1 多片FPGA验证 | 第50-52页 |
4.5.2 多片FPGA间互连的拓扑结构 | 第52-53页 |
4.5.3 多片FPGA设计流程 | 第53-54页 |
第五章 基于FPGA的SoC原型验证平台的设计 | 第54-63页 |
5.1 FPGA原型验证在SoC开发流程中的位置 | 第54页 |
5.2 基于FPGA的SoC原型验证流程及所用的EDA工具 | 第54-56页 |
5.3 FPGA原型验证平台的设计 | 第56-63页 |
5.3.1 一种FPGA原型验证平台 | 第56-57页 |
5.3.2 FPGA原型验证平台的硬件设计 | 第57-59页 |
5.3.3 FPGA原型验证平台的软件环境设计 | 第59-63页 |
第六章 结论与展望 | 第63-64页 |
参考文献 | 第64-69页 |
致谢 | 第69-70页 |
攻读硕士学位期间发表的论文目录 | 第70-71页 |
学位论文评阅及答辩情况表 | 第71页 |