摘要 | 第5-7页 |
Abstract | 第7-8页 |
1、绪论 | 第12-22页 |
1.1 、ATLAS探测器 | 第13-16页 |
1.2 、ATLAS光纤链 | 第16-17页 |
1.3 、光纤链升级 | 第17-19页 |
1.4 、研究内容与文章架构 | 第19-22页 |
2、VCSEL驱动芯片LOCldx设计与测试 | 第22-61页 |
2.1 、VCSEL与VCSEL驱动芯片 | 第22-24页 |
2.2 、LOCldx的展宽带宽技术 | 第24-26页 |
2.3 、单通道VCSEL驱动芯片LOCld1设计 | 第26-50页 |
2.3.1 、辐照影响分析 | 第27-29页 |
2.3.2 、设计优化和改进 | 第29-31页 |
2.3.3 、I~2C接口模块设计 | 第31-34页 |
2.3.4 、原理图与版图 | 第34-36页 |
2.3.5 、引脚定义及封装 | 第36-37页 |
2.3.6 、后仿真验证 | 第37-43页 |
2.3.6.1 、模拟核后仿真 | 第37-41页 |
2.3.6.2 、I~2C接口电路后仿真 | 第41-43页 |
2.3.7 、电学测试 | 第43-45页 |
2.3.8 、光学测试 | 第45-48页 |
2.3.9 、辐照测试 | 第48-50页 |
2.4 、双通道VCSEL驱动芯片LOCld2设计 | 第50-58页 |
2.4.1 、设计改进和意义 | 第50-53页 |
2.4.2 、后仿真验证 | 第53-55页 |
2.4.3 、引脚定义与封装 | 第55-56页 |
2.4.4 、应用及测试结果 | 第56-58页 |
2.5 、设计改进 | 第58-59页 |
2.6 、本章小结 | 第59-61页 |
3、数据接收和发送器设计 | 第61-79页 |
3.1 、LVDS收发器设计 | 第62-71页 |
3.1.1 、LVDS接收器 | 第62-66页 |
3.1.2 、LVDS驱动器 | 第66-71页 |
3.2 、CML驱动器设计 | 第71-77页 |
3.4 、本章小结 | 第77-79页 |
4、LC-PLL设计与测试 | 第79-124页 |
4.1 、锁相环简述 | 第79-80页 |
4.2 、需求分析 | 第80-82页 |
4.3 、LC-PLL设计 | 第82-109页 |
4.3.1 、电感 | 第83-85页 |
4.3.2 、可变电容 | 第85-87页 |
4.3.3 、LC-VCO | 第87-92页 |
4.3.4 、时钟传输与分频反馈 | 第92-96页 |
4.3.5 、PFD | 第96-99页 |
4.3.6 、CP | 第99-103页 |
4.3.7 、环路参数设计 | 第103-108页 |
4.3.8 、PLL电路后仿真 | 第108-109页 |
4.4 、LC-PLL测试 | 第109-113页 |
4.5 、LC-PLL改进及升级 | 第113-123页 |
4.5.1 、宽频LC-VCO设计 | 第113-117页 |
4.5.2 、三阶LPF设计 | 第117-120页 |
4.5.3 、宽频LC-PLL后仿真 | 第120-123页 |
4.6 、本章小结 | 第123-124页 |
5、LOCxx其它子模块设计与测试 | 第124-139页 |
5.1 、LOCx2简介 | 第124-126页 |
5.2 、总体设计要求 | 第126页 |
5.3 、Serializer设计 | 第126-133页 |
5.3.1 、芯片显微镜实照 | 第128-129页 |
5.3.2 、Serializer测试 | 第129-131页 |
5.3.3 、Serializer优化 | 第131-133页 |
5.4 、LOCic设计 | 第133-135页 |
5.5 、联合测试 | 第135-137页 |
5.6 、本章小结 | 第137-139页 |
6、总结与展望 | 第139-142页 |
6.1 、内容总结 | 第139-141页 |
6.2 、展望 | 第141-142页 |
参考文献 | 第142-147页 |
附录A 原理图、版图汇总 | 第147-166页 |
攻读学位期间发表的学术论文 | 第166-167页 |
致谢 | 第167页 |