磁栅导轨拼接与故障检测关键技术研究及工程实现
| 摘要 | 第3-4页 |
| ABSTRACT | 第4-5页 |
| 第一章 绪论 | 第8-14页 |
| 1.1 研究背景及意义 | 第8-9页 |
| 1.2 国内外研究与应用现状 | 第9-11页 |
| 1.2.1 磁栅导轨应用现状 | 第9页 |
| 1.2.2 导轨拼接技术研究现状 | 第9-10页 |
| 1.2.3 导轨故障检测技术研究现状 | 第10-11页 |
| 1.3 本文研究内容和章节安排 | 第11-14页 |
| 第二章 磁栅导轨拼接原理及关键技术研究 | 第14-32页 |
| 2.1 引言 | 第14-15页 |
| 2.2 磁栅导轨“无缝”拼接原理 | 第15-18页 |
| 2.3 磁栅导轨“无缝”拼接中的关键技术 | 第18-24页 |
| 2.3.1 过零比较法 | 第19-20页 |
| 2.3.2 数字相关法 | 第20-22页 |
| 2.3.3 DFT法检测相位差 | 第22-23页 |
| 2.3.4 磁栅导轨信号特征 | 第23-24页 |
| 2.4 磁栅导轨拼接关键技术实现 | 第24-31页 |
| 2.4.1 基于Nuttall窗的相位差检测算法 | 第24-29页 |
| 2.4.2 相位差检测算法仿真 | 第29-31页 |
| 2.5 本章小结 | 第31-32页 |
| 第三章 磁栅导轨故障检测原理及关键技术 | 第32-50页 |
| 3.1 引言 | 第32页 |
| 3.2 磁栅导轨故障原理 | 第32-36页 |
| 3.2.1 磁栅导轨故障模式分析 | 第32-33页 |
| 3.2.2 故障检测系统基本构成 | 第33-34页 |
| 3.2.3 磁栅导轨故障检测规则设计 | 第34-36页 |
| 3.3 磁栅导轨故障检测中的关键技术 | 第36-48页 |
| 3.3.1 信号质量检测技术 | 第36-43页 |
| 3.3.2 数字鉴相技术 | 第43-48页 |
| 3.4 本章小结 | 第48-50页 |
| 第四章 磁栅导轨拼接与故障检测的工程实现 | 第50-86页 |
| 4.1 引言 | 第50页 |
| 4.2 磁栅导轨拼接及故障检测仪总体设计 | 第50-51页 |
| 4.2.1 检测仪总体设计方案 | 第50-51页 |
| 4.2.2 系统设计主要指标 | 第51页 |
| 4.3 系统硬件电路设计 | 第51-66页 |
| 4.3.1 检测仪硬件设计方案 | 第51-52页 |
| 4.3.2 信号采集部分硬件设计方案 | 第52-58页 |
| 4.3.3 数字信号处理部分硬件设计方案 | 第58-62页 |
| 4.3.4 检测结果显示部分硬件设计方案 | 第62-64页 |
| 4.3.5 系统电源设计方案 | 第64-65页 |
| 4.3.6 PCB设计 | 第65-66页 |
| 4.4 系统软件设计与实现 | 第66-78页 |
| 4.4.1 系统软件总体设计 | 第66-67页 |
| 4.4.2 软件开发平台简介 | 第67-68页 |
| 4.4.3 DSP程序设计 | 第68-75页 |
| 4.4.4 CPLD程序设计 | 第75-78页 |
| 4.5 实验室测试与工程验证 | 第78-84页 |
| 4.5.1 实验室测试 | 第78-83页 |
| 4.5.2 工业现场试验验证 | 第83-84页 |
| 4.6 本章小结 | 第84-86页 |
| 第五章 总结及展望 | 第86-88页 |
| 5.1 全文工作总结 | 第86-87页 |
| 5.2 后续工作及展望 | 第87-88页 |
| 参考文献 | 第88-92页 |
| 攻读硕士学位期间的研究成果 | 第92-94页 |
| 1 发表的学术论文 | 第92页 |
| 2 专利、软件著作权 | 第92-93页 |
| 3 参与的科研项目 | 第93页 |
| 4 获奖情况 | 第93-94页 |
| 致谢 | 第94-95页 |
