摘要 | 第5-7页 |
Abstract | 第7-8页 |
第1章 绪论 | 第9-14页 |
1.1 课题研究的目的及意义 | 第9页 |
1.2 电动机效率优化控制器的发展和研究现状 | 第9-12页 |
1.2.1 电动机效率优化方法 | 第9-10页 |
1.2.2 效率优化控制器概述 | 第10-12页 |
1.3 本研究的主要内容 | 第12页 |
1.4 本文的内容安排 | 第12-14页 |
第2章 永磁同步电机电可控损耗建模分析 | 第14-20页 |
2.1 永磁同步电动机的结构及数学模型 | 第14-17页 |
2.1.1 永磁同步电动机的(PMSM)结构 | 第14-15页 |
2.1.2 永磁同步电机的数学模型 | 第15-17页 |
2.2 永磁同步电动机的电可控损耗模型 | 第17-19页 |
2.2.1 永磁同步电动机中的各类损耗及其数学模型 | 第17-18页 |
2.2.2 永磁同步电动机的电可控损耗数学模型 | 第18-19页 |
2.3 小结 | 第19-20页 |
第3章 投影动态方程和递归神经网络在优化电流求解中的应用研究 | 第20-33页 |
3.1 基于投影动态方程的最优电流求解方法 | 第20-25页 |
3.1.1 基于约束的IPMSM电可控损耗模型 | 第20-21页 |
3.1.2 投影动态方程在优化电流求解中的应用 | 第21-22页 |
3.1.3 收敛性分析 | 第22-25页 |
3.2 神经网络基本理论及模型 | 第25-27页 |
3.2.1 人工神经网络简介 | 第25-26页 |
3.2.2 递归神经网络简介 | 第26-27页 |
3.3 递归神经网络求解优化问题的一般方法 | 第27-29页 |
3.4 仿真及结果分析 | 第29-32页 |
3.4.1 实例正定性分析 | 第29-30页 |
3.4.2 实例中最优电流收敛性分析 | 第30-32页 |
3.5 小结 | 第32-33页 |
第4章 效率优化控制器硬件设计 | 第33-45页 |
4.1 控制器系统结构 | 第33页 |
4.2 处理器硬件资源 | 第33-34页 |
4.3 主要硬件电路设计 | 第34-39页 |
4.3.1 电源电路设计 | 第34-35页 |
4.3.2 系统时钟电路设计 | 第35-36页 |
4.3.3 下载配置电路设计 | 第36-37页 |
4.3.4 存储器扩展 | 第37-39页 |
4.4 系统通信接口设计 | 第39-43页 |
4.4.1 通信接口选择 | 第39-40页 |
4.4.2 XINTF通信接口 | 第40-43页 |
4.5 控制器电路板设计 | 第43-44页 |
4.5.1 系统整体布局 | 第43页 |
4.5.2 电路板PCB布线 | 第43-44页 |
4.5.3 电路板制版 | 第44页 |
4.6 小结 | 第44-45页 |
第5章 控制器系统软件设计 | 第45-56页 |
5.1 数据表示方法及数学运算实现 | 第45-49页 |
5.1.1 定点数表示法 | 第45-46页 |
5.1.2 浮点数表示法 | 第46-47页 |
5.1.3 基于FPGA的浮点数数学运算实现 | 第47-48页 |
5.1.4 IP核在数学运算中的应用 | 第48-49页 |
5.2 递归神经网络在FPGA中的实现 | 第49-51页 |
5.2.1 神经网络的运算过程 | 第49-50页 |
5.2.2 FPGA实现神经网络的方式 | 第50页 |
5.2.3 FPGA实现神经网络的整体流程 | 第50-51页 |
5.3 控制器效率优化处理流程设计 | 第51-55页 |
5.3.1 系统整体控制任务分配 | 第51页 |
5.3.2 协处理器FPGA程序流程设计 | 第51-53页 |
5.3.3 主处理器DSP控制流程设计 | 第53-55页 |
5.4 小结 | 第55-56页 |
第6章 系统调试和结果分析 | 第56-64页 |
6.1 系统通讯功能调试 | 第56-58页 |
6.1.1 DSP与FPGA间通信接口XINTF调试 | 第56-57页 |
6.1.2 RS-232 接口与计算机调试 | 第57-58页 |
6.2 系统仿真分析 | 第58-63页 |
6.2.1 实例分析 | 第58-59页 |
6.2.2 仿真结果对比 | 第59-63页 |
6.3 小结 | 第63-64页 |
第7章 总结与展望 | 第64-66页 |
7.1 总结 | 第64页 |
7.2 展望 | 第64-66页 |
致谢 | 第66-67页 |
参考文献 | 第67-70页 |
附录 | 第70-71页 |