| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 研究背景和意义 | 第16-17页 |
| 1.2 IB国内外研究现状 | 第17-20页 |
| 1.3 本文主要内容和组织结构 | 第20-22页 |
| 第二章 IB接口相关技术介绍 | 第22-39页 |
| 2.1 IB网络架构 | 第22-25页 |
| 2.1.1 IB基本介绍 | 第22-23页 |
| 2.1.2 IB网络组件 | 第23-25页 |
| 2.2 IB协议层次结构 | 第25-29页 |
| 2.2.1 物理层 | 第26页 |
| 2.2.2 链路层 | 第26-27页 |
| 2.2.3 网络层 | 第27页 |
| 2.2.4 传输层 | 第27-28页 |
| 2.2.5 上层协议 | 第28-29页 |
| 2.3 IB通信机制 | 第29-35页 |
| 2.3.1 Queue通信机制 | 第31-32页 |
| 2.3.2 IB传输操作 | 第32-33页 |
| 2.3.3 IB传输服务类型 | 第33-35页 |
| 2.4 SDP规范 | 第35-38页 |
| 2.4.1 SDP基本介绍 | 第35-36页 |
| 2.4.2 SDP通信机制 | 第36-38页 |
| 2.4.2.1 连接管理 | 第36-37页 |
| 2.4.2.2 数据传输模式 | 第37-38页 |
| 2.5 本章小结 | 第38-39页 |
| 第三章 HCA用户接口控制器分析与设计 | 第39-54页 |
| 3.1 设计分析及硬件平台 | 第39-42页 |
| 3.1.1 设计分析 | 第39-40页 |
| 3.1.2 硬件平台 | 第40-42页 |
| 3.1.2.1 HCA | 第40-41页 |
| 3.1.2.2 FPGA | 第41-42页 |
| 3.2 基于AXI4互联的接口总架构设计 | 第42-44页 |
| 3.3 接口模块互联结构设计 | 第44-54页 |
| 3.3.1 AXI4总线互联结构 | 第44-47页 |
| 3.3.2 PCIe转接设计 | 第47-53页 |
| 3.3.3 本章小结 | 第53-54页 |
| 第四章 HCA用户接口控制器的FPGA实现 | 第54-79页 |
| 4.1 HCA控制子模块 | 第54-59页 |
| 4.1.1 设计分析 | 第54-56页 |
| 4.1.2 顶层结构设计 | 第56-57页 |
| 4.1.3 Top_Ctrl实现 | 第57-58页 |
| 4.1.4 HCR_Ctrl实现 | 第58页 |
| 4.1.5 Queue_Ctrl实现 | 第58-59页 |
| 4.2 总线映射模块 | 第59-69页 |
| 4.2.1 设计分析 | 第59-61页 |
| 4.2.2 Master Mapper实现 | 第61-65页 |
| 4.2.2.1 写交易处理 | 第62-63页 |
| 4.2.2.2 读交易处理 | 第63-65页 |
| 4.2.3 Slave Mapper实现 | 第65-69页 |
| 4.2.3.1 写交易处理 | 第66-68页 |
| 4.2.3.2 读交易处理 | 第68-69页 |
| 4.3 SDP模块 | 第69-74页 |
| 4.3.1 设计分析 | 第69-70页 |
| 4.3.2 顶层结构设计 | 第70-71页 |
| 4.3.3 SDP Server模块实现 | 第71-73页 |
| 4.3.4 SDP Client模块实现 | 第73-74页 |
| 4.4 DDR3内存接口 | 第74-78页 |
| 4.4.1 设计分析 | 第74-75页 |
| 4.4.2 DDR3内存接口实现 | 第75-78页 |
| 4.4.2.1 MIS配置 | 第76-77页 |
| 4.4.2.2 axi2app设计 | 第77-78页 |
| 4.5 本章小结 | 第78-79页 |
| 第五章 HCA用户接口控制器的仿真与验证 | 第79-89页 |
| 5.1 接口控制器的仿真验证 | 第79-81页 |
| 5.1.1 接口控制器的集成 | 第79-80页 |
| 5.1.2 仿真验证方法 | 第80-81页 |
| 5.2 HCA控制子模块仿真分析 | 第81-82页 |
| 5.2.1 Top_Ctrl和HCR_Ctrl联合仿真 | 第81-82页 |
| 5.2.2 Queue_Ctrl仿真 | 第82页 |
| 5.3 总线映射模块仿真验证 | 第82-85页 |
| 5.3.1 Master Mapper仿真验证 | 第83-84页 |
| 5.3.2 Slave Mapper仿真验证 | 第84-85页 |
| 5.4 DDR3内存接口仿真分析 | 第85-87页 |
| 5.5 资源分析与时序分析 | 第87-88页 |
| 5.6 本章小结 | 第88-89页 |
| 第六章 总结与展望 | 第89-90页 |
| 6.1 本文工作总结 | 第89页 |
| 6.2 研究展望 | 第89-90页 |
| 致谢 | 第90-91页 |
| 参考文献 | 第91-93页 |
| 个人简历及攻读硕士学位期间的研究成果 | 第93-94页 |