数字高斯成形技术在常压脉冲电离室系统的应用研究
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1 引言 | 第9-13页 |
| 1.1 选题依据及研究意义 | 第9-10页 |
| 1.2 研究现状 | 第10-11页 |
| 1.3 主要研究内容 | 第11页 |
| 1.4 论文章节安排 | 第11-13页 |
| 2 核辐射探测与高斯成形理论研究 | 第13-21页 |
| 2.1 影响能量分辨率的因素 | 第13-16页 |
| 2.1.1 探测器的固有分辨率 | 第13页 |
| 2.1.2 弹道亏损 | 第13-14页 |
| 2.1.3 脉冲堆积 | 第14-15页 |
| 2.1.4 噪声 | 第15-16页 |
| 2.2 成形方法的选择 | 第16-21页 |
| 2.2.1 成形方法的比较 | 第16页 |
| 2.2.2 高斯成形理论 | 第16-17页 |
| 2.2.3 高斯成形方案的实现 | 第17-21页 |
| 3 数字高斯成形模型的建立与仿真 | 第21-35页 |
| 3.1 核脉冲信号和高斯成形的电路仿真 | 第21-23页 |
| 3.1.1 核脉冲信号的电路仿真 | 第21-22页 |
| 3.1.2 高斯成形的电路仿真 | 第22-23页 |
| 3.2 高斯成形模型的建立 | 第23-25页 |
| 3.2.1 基尔霍夫电流定律（KCL）介绍 | 第23页 |
| 3.2.2 电路信号传递规律的研究 | 第23-25页 |
| 3.3 高斯成形模型的计算机仿真 | 第25-35页 |
| 3.3.1 核脉冲信号计算机仿真 | 第25-30页 |
| 3.3.2 高斯成形模型的仿真 | 第30-33页 |
| 3.3.3 实际信号的高斯成形仿真 | 第33-35页 |
| 4 电离室硬件电路系统的设计 | 第35-47页 |
| 4.1 微控制器单元 | 第35-36页 |
| 4.2 信号放大电路 | 第36-38页 |
| 4.2.1 前置放大电路 | 第36-37页 |
| 4.2.2 主放大电路 | 第37-38页 |
| 4.3 高速ADC电路设计 | 第38-40页 |
| 4.3.1 ADC器件选择 | 第38页 |
| 4.3.2 AD9235简介 | 第38页 |
| 4.3.3 AD9235的应用 | 第38-40页 |
| 4.4 基于FPGA的数字高斯成形实现 | 第40-47页 |
| 4.4.1 FPGA介绍 | 第41-42页 |
| 4.4.2 FPGA功能模块设计 | 第42-47页 |
| 5 系统测试 | 第47-53页 |
| 5.1 信号测试 | 第47-49页 |
| 5.1.1 原始信号测试 | 第47-48页 |
| 5.1.2 成形脉冲的测试与对比 | 第48-49页 |
| 5.2 系统刻度 | 第49-50页 |
| 5.2.1 测氡仪的检定 | 第49页 |
| 5.2.2 刻度系数的确定 | 第49-50页 |
| 5.3 重复性测试 | 第50-51页 |
| 5.4 结果分析 | 第51-53页 |
| 6 结论 | 第53-55页 |
| 致谢 | 第55-57页 |
| 参考文献 | 第57-61页 |
| 附录Ⅰ | 第61-63页 |
| 附录Ⅱ | 第63-64页 |
