基于FPGA的数据采集系统的研究
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第9-13页 |
| 1.1 课题研究背景 | 第9页 |
| 1.2 数据采集系统的研究现状 | 第9-10页 |
| 1.3 课题研究的目的和意义 | 第10页 |
| 1.4 课题的主要工作及结构 | 第10-11页 |
| 1.5 本章小结 | 第11-13页 |
| 第2章 系统总体的设计方案 | 第13-19页 |
| 2.1 FPGA简介 | 第13-16页 |
| 2.1.1 FPGA特点 | 第13页 |
| 2.1.2 FPGA的基本结构 | 第13-15页 |
| 2.1.3 FPGA的设计流程 | 第15-16页 |
| 2.2 EDA工具介绍 | 第16页 |
| 2.3 系统总体设计方案 | 第16-17页 |
| 2.3.1 硬件部分介绍 | 第17页 |
| 2.3.2 软件设计介绍 | 第17页 |
| 2.4 本章小结 | 第17-19页 |
| 第3章 数据采集系统的硬件系统 | 第19-37页 |
| 3.1 数据采集系统的硬件结构 | 第19页 |
| 3.2 芯片选型 | 第19-20页 |
| 3.2.1 主控芯片选型 | 第19-20页 |
| 3.2.2 温度传感器选择 | 第20页 |
| 3.3 温度传感器介绍 | 第20-25页 |
| 3.3.1 DS18B20的特点 | 第20-21页 |
| 3.3.2 DS18B20的结构和功能 | 第21-23页 |
| 3.3.3 多路方案的制定 | 第23-24页 |
| 3.3.4 使用温度传感器需要注意的问题 | 第24-25页 |
| 3.4 FPGA最小系统设计 | 第25-28页 |
| 3.4.1 FPGA时钟电路设计 | 第25-26页 |
| 3.4.2 FPGA电源电路设计 | 第26-27页 |
| 3.4.3 FPGA下载配置电路设计 | 第27-28页 |
| 3.5 FPGA外围电路设计 | 第28-32页 |
| 3.5.1 DS18B20的硬件连接 | 第28-29页 |
| 3.5.2 数码管显示电路 | 第29-31页 |
| 3.5.3 串口电路 | 第31-32页 |
| 3.6 电路板的设计 | 第32-33页 |
| 3.7 PCB抗干扰分析和制板 | 第33-35页 |
| 3.8 本章小结 | 第35-37页 |
| 第4章 数据采集系统的软件设计 | 第37-51页 |
| 4.1 Verilog语言 | 第37页 |
| 4.2 温度采集模块 | 第37-42页 |
| 4.2.1 DS18B20的操作指令 | 第37-38页 |
| 4.2.2 DS18B20的初始化及读写操作 | 第38-40页 |
| 4.2.3 分频模块 | 第40-41页 |
| 4.2.4 驱动DS18B20模块 | 第41-42页 |
| 4.3 FIFO的设计与实现 | 第42页 |
| 4.4 LED模块 | 第42-43页 |
| 4.5 FPGA与上位机的串行通信模块 | 第43-45页 |
| 4.5.1 串口通信的参数匹配 | 第43-44页 |
| 4.5.2 发送模块 | 第44-45页 |
| 4.6 上位机监测程序设计 | 第45-49页 |
| 4.6.1 VB简介 | 第45-46页 |
| 4.6.2 MSComm控件 | 第46-47页 |
| 4.6.3 上位机显示界面简介 | 第47页 |
| 4.6.4 各模块功能的实现 | 第47-49页 |
| 4.7 本章小结 | 第49-51页 |
| 第5章 系统的调试和实现 | 第51-59页 |
| 5.1 系统可靠性设计与分析 | 第51-52页 |
| 5.2 系统测试与分析 | 第52-56页 |
| 5.2.1 时钟测试 | 第52页 |
| 5.2.2 温度采集的测试 | 第52-54页 |
| 5.2.3 串口的测试 | 第54页 |
| 5.2.4 上位机的测试 | 第54-56页 |
| 5.3 上位机和FPGA的系统联调和实现 | 第56-57页 |
| 5.4 系统资源占用情况 | 第57-58页 |
| 5.5 本章小结 | 第58-59页 |
| 结论 | 第59-61页 |
| 附录 | 第61-63页 |
| 附录A | 第61-62页 |
| 附录B | 第62-63页 |
| 参考文献 | 第63-67页 |
| 攻读硕士学位期间所发表的论文 | 第67-69页 |
| 致谢 | 第69页 |
