| 摘要 | 第1-4页 |
| ABSTRACT | 第4-6页 |
| 目录 | 第6-8页 |
| 第一章 绪论 | 第8-16页 |
| ·研究背景 | 第8-9页 |
| ·课题研究意义 | 第9-10页 |
| ·量子密钥分发实验进展 | 第10-12页 |
| ·基于FPGA的量子密钥分发控制系统概况 | 第12-14页 |
| ·本文主要内容及主要章节安排 | 第14-16页 |
| 第二章 连续变量量子密钥分配 | 第16-33页 |
| ·量子密钥分配通信模型 | 第16-17页 |
| ·连续变量量子密码通信 | 第17-25页 |
| ·相干态量子光信号 | 第18-20页 |
| ·压缩态量子光信号 | 第20-21页 |
| ·零差检测 | 第21-24页 |
| ·分发流程 | 第24-25页 |
| ·高斯调制连续变量量子密钥分发实验系统 | 第25-32页 |
| ·系统结构 | 第25-27页 |
| ·系统工作流程 | 第27-28页 |
| ·系统控制模块功能介绍 | 第28-30页 |
| ·系统控制软件工作流程分析 | 第30-32页 |
| ·本章小结 | 第32-33页 |
| 第三章 基于FPGA的高速数据采集卡设计分析 | 第33-60页 |
| ·高速数据采集卡硬件结构分析 | 第33-41页 |
| ·可编程逻辑器件 | 第35-37页 |
| ·时钟处理模块 | 第37-38页 |
| ·DDR2 存储器 | 第38页 |
| ·AD/DA器件 | 第38-39页 |
| ·PCIE接口 | 第39-41页 |
| ·高速数据采集卡工作流程 | 第41-44页 |
| ·寄存器配置 | 第41-43页 |
| ·DDR操作 | 第43-44页 |
| ·AD操作流程 | 第44页 |
| ·DA操作流程 | 第44页 |
| ·高速数据采集卡关键逻辑设计 | 第44-56页 |
| ·数字时钟模块设计 | 第45-49页 |
| ·DMA模块设计 | 第49-52页 |
| ·异步FIFO缓存设计 | 第52-56页 |
| ·结果分析与讨论 | 第56-59页 |
| ·PCIE传输速率分析 | 第56-58页 |
| ·系统整体收发分析 | 第58-59页 |
| ·本章小结 | 第59-60页 |
| 第四章 基于高速数据采集卡的高斯调制CVQKD系统方案 | 第60-68页 |
| ·引言 | 第60页 |
| ·系统方案介绍 | 第60-62页 |
| ·系统协议栈架构 | 第62-63页 |
| ·系统控制逻辑设计分析 | 第63-65页 |
| ·系统安全密钥速率分析 | 第65-66页 |
| ·系统可行性分析 | 第66-67页 |
| ·本章小结 | 第67-68页 |
| 第五章 总结与展望 | 第68-70页 |
| ·论文总结 | 第68-69页 |
| ·工作展望 | 第69-70页 |
| 参考文献 | 第70-75页 |
| 致谢 | 第75-76页 |
| 作者在攻读硕士学位期间撰写的主要论文 | 第76-79页 |
| 附件 | 第79页 |